第2章微机内存及扩展PPT课件

2014/0666，1，第2章微机存储与扩展技术，新编微机原理与应用-中国电力出版社。2，2014/0666，2.1微型计算机存储器架构。存储器是计算机的重要组成部分，具有存储功能，用于存储指令代码和操作数。内部存储器(半导体存储器芯片)、高速缓冲存储器、主存储器(随机存取存储器和只读存储器)、外部存储器(软盘、硬盘、光盘)、备份存储器(磁带、光盘)、外部存储器(辅助存储器)、三级存储器结构通常用于计算机系统。3，2014/0666，2.2微机存储器，2.2.1存储器分类，4，2014/0666，1，容量存储器芯片的容量是以存储1位二进制数为单位的，因此存储器的容量是指每个存储器芯片可以存储的二进制数的位数。存储容量=存储单元数量x位数，例如1Kx 8位=1024x8bit位。虽然微型计算机的字长已达到16位、32位甚至64位，但它的存储器仍是每个单元一个字节，但在这个微型计算机中，2、4和8个单元可以同时存取。2.2.2内存的主要性能指标，5，2014/0666，2，存取速度内存芯片的存取速度由存取时间来衡量。它是指从中央处理器给出有效内存地址信息到完成有效数据访问所需的时间。访问时间越短，速度越快。超高速存储器的存取时间小于20ns，中速存储器的存取时间在100200ns到200ns之间，低速存储器的存取时间大于300ns。3，可靠性，4，功耗，5，集成，6，2014/0666，半导体存储器的基本结构，以及，7，2014/0666，1。存储体每个基本存储电路存储一位二进制信息，并且这些存储电路被有规律地组织以形成存储体(存储矩阵)。为了便于信息存取，同一存储单元中的每个存储单元被分配一个唯一的号码，该号码是存储单元的地址。这样，需要n条地址线来寻址具有2n个存储单元容量的存储体。如果每个单元存储m位信息，则需要m条数据线来传输数据，芯片的存储容量可以表示为2 nm位。外围电路的外围电路主要包括地址解码电路和由三态数据缓冲器和控制逻辑组成的读/写控制电路1)地址解码电路，2)读/写控制电路，以及3)地址解码模式。芯片内主要有两种地址解码模式，即单解码模式和双解码模式。单解码方法适用于小容量的存储芯片，而双解码方法适用于大容量的存储芯片。嘿。嘿。9，2014/0666，图1解码模式，以简单的16字4位存储器芯片为例。所有基本存储电路被排列成16行4列。每行对应一个字，每列对应一位。每行的选择线和每列的数据线是公共的。在图中，A0A34地址线被解码以输出16条选择线，用于选择16个单元。1000，1)单解码模式，当X线和Y线都有效时，存储单元被选择。10，000，000，000，11，2014/0666，1，静态存储器(SRAM)，它使用双稳态电路来存储二进制数信息0和1。T1，T2控制管；T3，T4装载管。2.2.3随机存取存储器(RAM)，1)静态随机存取存储器的数据位存储电路，12，2014/0666，2)静态随机存取存储器的数据位存储阵列，10，000，000，行选择线X和列选择线Y。X射线选择存储矩阵中一行中的所有单元，而Y射线选择存储矩阵中一列中的所有单元。当一个单元的X射线和Y射线同时有效时，选择相应的存储单元。13，2014/0666，6116(2K8)，6264(8K8)，62128(16K8)，62256 (32K8)。6116芯片具有2K8位的容量和2048个存储单元，11条片上地址线A10-A0，7条用于行地址解码输入，4条用于列地址解码输入，从而形成16128位存储器阵列。6116芯片具有816128=16384字节的内存位。3)静态随机存取存储器芯片模型。14，2014/0666，静态随机存取存储器芯片HM 6116(2K * 8位)，读，写，15，2014/0666，原理：存储单元只有一个栅极控制T1，信息存储在分布式电容C上：当C充电时，信息存储=“1”，当C不充电时，信息存储=“0”。特点：破坏性读出电路，所以读完后必须重写。需要动态刷新。动态存储器(动态随机存取存储器)，1)动态随机存取存储器存储电路，16，2014/0666，典型芯片动态随机存取存储器芯片2164(64K*1)，2)动态随机存取存储器，例如，17，2014/0666，3)高度集成的动态随机存取存储器和存储芯片容量：1M1，1M4，4M1，16M1和更多的集成存储芯片已经被广泛使用。常见的动态随机存取存储器类型有：(1)同步动态随机存取存储器，动态随机存取存储器分为不同的规格，如PC66、PC100、PC133等。规格后面的数字代表存储器可以正常工作的最大系统总线速度，例如PC100，这意味着存储器可以在具有100兆赫兹系统总线的计算机中同步工作。(2)双速率存储器，缩写为DDR。18，2014/0666，(3) DDR2 SDRAM(双倍数据速率2)，DDR2内存的预读能力是前代DDR内存的两倍(即4位数据读取预取)。换句话说，DDR2存储器的每个时钟可以以4倍于外部总线的速度读/写数据，并且可以以4倍于内部控制总线的速度运行。(4)DDR 3 dram(双数据速率3)，(5) rdram (rambus dram)。19，2014/0666，只读存储器具有断电后不丢失信息的特性(非易失性)，也称为固定存储器和永久存储器。用于存储程序。MROM面膜只读存储器：生产成本低，数据由制造商一次写入，不可修改。可编程只读存储器：金属氧化物半导体管串由一段“熔丝”组成。当芯片出厂时，所有“保险丝”都处于连接状态(“1”状态)。用户在一个特殊的程序员的帮助下写一次。如果数据“0”位被写入，“熔丝”被断开并且不能被恢复。2.2.4只读存储器。20，2014/0666，1，光擦除EPROM，可编程只读存储器用户使用仿真器选择合适的写入电压，将程序写入EPROM，擦除期间使用紫外线辐射。擦拭后，读出状态为“FFH”，可重复写入数万次。电子顺磁共振存储器电路，导电通道。21，2014/0666，EPROM芯片型号有2716(2K 8) 2732(4K 8) 2764(8K 8) 7128(16K 8)等。它们与相同容量的静态随机存取存储器引脚兼容。2764A功能框图，22，2014/0666，2，电可擦可编程只读存储器(E2PROM):电可擦可编程只读存储器由专用擦除器擦除，在在线擦除、编程和写入期间可以自动擦除和写入，但擦除时间约为10ms。高压(21V)编程2816、2817:读取时间为120 150 ns，字节擦除和写入时间约为10ms，这需要编程延迟。23，2014/0666，1)并行E2PROM，2816是一种容量为2K8的电可擦除PROM。芯片的引脚与2716相同，只是数据线引脚在引脚定义方面与2816双向，以适应读写操作模式。读模式、地址信号和运行经验信号有效，写模式：2816具有字节擦写功能，擦写都是写。芯片擦除方法：当2816需要擦除整个芯片时，也可以按照字节擦除方法逐个擦除整个芯片2KB。引脚电压达到915V。大约10毫秒后，整个芯片内容被擦除，即2KB内容是FFH。(4)待机模式：当TTL高电平应用于2816终端时，芯片处于待机状态。24，2014/0666，2)串行E2PROM，串行E2PROM芯片包括PHILIPS 24C01/02/04、NS 93C46/56/66等。E2PRO 24C 01/02/04，引脚描述。SCL:用于同步输入和输出数据的串行时钟信号。串行数据输入/输出线。写保护。A0、A1、A2:芯片选择地址输入。(2)总线特性。(3)字节写操作。(4)读取操作，25，2014/0666，闪存，使用非易失性存储技术，可在线擦除和重写，写入速度达到ns级，类似于随机存取存储器，断电后信息可保存10年。典型的闪存芯片：29 C256(32K 8) 29C 512(64K 8) 29C 101(128 K8) 29C 020(256 K8)可以通过块或页面组织快速写入页面。中央处理器可以根据芯片访问速度(通常是几十到200纳秒)将页面数据写入页面缓存，大大加快了编程速度。2.2.5新一代可编程只读存储器FLASH，26，2014/0666，2.3内存扩展技术，2.3.1内存扩展方法，内存扩展技术：三种方式，位扩展，字扩展，字位全扩展，27，2014/0666，字扩展是存储单元数量的扩展，数据宽度是相同的。(1)存储器芯片的地址线和数据线都并联连接。(2)独立选择芯片选择信号线。A12，A13，28，2014/0666，位扩展的连接方法：存储芯片的地址线和芯片线都是并联的。(2)数据线根据数据位的顺序连接到数据总线。全字和位扩展如果存储器中的字和位的数量不能满足需要，则需要全字和位扩展。全字和位扩展是字扩展电路和位扩展电路的组合。6116(2Kx8)，30，2014/0666，1，连接中应注意的问题：当中央处理器读写存储器时，地址信号必须首先由地址总线给出，然后必须给出读写控制信号，最后数据才能在数据总线上读写。1)中央处理器总线负载能力。2)2)CPU定时和内存访问速度之间的协调。3)存储器组织和地址分配。2.3.2内存和CPU连接技术，4)读/写、数据、地址片选择和其他控制信号连接，31，2014/0666，存储器被挂在总线上，并且系统分配唯一的地址，地址信息通过地址解码电路产生选通信号片选择)，选择一片存储器，读取和写入该存储器。当中央处理器访问存储器时，出现在地址总线上的地址信号可分为两部分。直接连接到存储器的地址线可以被称为片上地址线，其使用n个数字并且具有等于2n的容量；其中n是片上地址线的数量；剩余的地址线被称为芯片外地址线，并且通常可以用作存储器芯片的芯片选择地址线或者解码电路的输入地址线。2。存储器芯片选择信号的产生。32，2014/0666，1)地址解码模式，三种模式，行选择解码模式，解码器模式，部分解码器模式，全解码器模式，行选择解码模式：使用片外地址线或其它与存储器芯片选择引脚线直接连接的方式，方法简单，不需要额外的解码电路，适用于存储器芯片少、片外地址线充足的系统。注：如果有多条芯片线选择，在中央处理器访问内存时，只能有一条处于有效状态，不允许出现多条芯片线选择同时有效的现象。33，2014/0666，行选择解码模式，34，2014/0666，解码器模式：解码器的输出连接到存储器的芯片选择管脚线，并且解码器的输入通常由芯片外地址线提供。根据片外地址线的用途，解码器模式可分为完全解码模式和部分解码模式。全解码模式：所有片外地址线都连接到解码器输入。其特征在于，存储器的每个存储单元仅具有与其对应的唯一地址，并且没有地址重叠。部分解码模式：只有一些片外地址线参与解码，而其余线的状态可以是任意的，因此会有地址重叠。对于剩余的AB线，请按“0”以尽可能多地选择。35，2014/0666，2)地址解码器74LS138，其功能是根据输入片外地址码的解码输出来选通存储器芯片或输入/输出设备，然后与片上地址码一起指向某个单元。存储器分为程序存储器和数据存储器。存储芯片的引脚均为三总线结构，并与微处理器的三条总线相连。8DB16AB2CB总线系统，3，中央处理器和存储器之间的连接，示例， 37，2014/0666，示例1:线路选择方法的应用。在8D