数字系统设计与VerilogHDL(第5版)第1章_第1页
数字系统设计与VerilogHDL(第5版)第1章_第2页
数字系统设计与VerilogHDL(第5版)第1章_第3页
数字系统设计与VerilogHDL(第5版)第1章_第4页
数字系统设计与VerilogHDL(第5版)第1章_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

.数字系统设计和VerilogHDL(版本5),数字系统设计和VerilogHDL(版本5),第1章EDA技术概述、1.1EDA技术和开发1.2Top-down设计和IP核心多路复用1.3数字设计过程1.4通用EDA软件工具1.5EDA技术趋势、electronic designautomation(EDA)是基于计算机的工作平台,是使用EDA软件工具作为开发环境设计PLD设备或ASIC专用集成电路作为目标设备的实施电路系统的技术。1 .电子CAD(computeraid design)2。电子计算机辅助工程(CAE)3。电子设计自动化(EDA)、1.1 EDA技术及其开发。EDA技术的应用领域,EDA技术的新发展,(1)电子技术的所有领域都集成到了EDA技术中。(2)intellectual property(IP)核心广泛应用于电子设计领域。(3)嵌入式微处理器软内核的出现,以及更大的FPGA/CPLD设备的持续推出,使系统可编程芯片系统(SoPC)进入了实用化阶段。(4) FPGA实现了完全硬件的数字信号处理(DSP)处理。(5)随着EDA软件在设计和模拟方面继续支持标准硬件描述语言,系统级、行为验证级硬件描述语言的出现,复杂电子系统的设计和验证变得更加有效。最新EDA技术的特点;(1)设计;(2)逻辑合成和优化;(3)开放和标准化;(4)更完整的库;1.2Top-down设计和IP核心重用、1.2.1Top-down设计、1.2.2Bottom-up设计、1.2.3IP多路复用技术和SOC。1.2.1Top-down设计,Top-down的设计必须经过设计-验证-设计修改-重新验证,然后不断重复,直到结果实现了所需的功能,并在速度、功耗、价格和可靠性方面达到了更合理的平衡。Bottom-up设计,即自上而下设计,设计者调用各种门电路、加法器、计数器等设计库的零部件,效率低下,容易出错,1.2.2Bottom-up设计,intellectual property(IP):原始含义为知识产权,IP核心(IP模块):是指功能完整、性能指标稳定、经验证且可重复使用的电路功能模块。IP重用(IPreuse)、1.2.3IP多路复用技术和SoC。它是使用硬件描述语言(如软IP - VHDL)描述的功能块,但不是使用特定的电路组件实现这些功能。已完成固定IP -集成功能块。硬IP -设计的最终阶段产品:面具。IP核心和SoC设计,SOC: systemonachip,1.3数字设计过程,基于FPGA/CPLD的数字系统设计过程,1 .原理图输入(Schematicdiagrams)2、硬件描述语言(HDL文本输入)、设计输入、(1)ABEL-HDL、(2)AHDL、(3)VHDL、(,合成(Synthesis),自动将高级设计说明转换为低级说明的过程运动合成:算法表示,从运动说明转换为寄存器传输级别(RTL)逻辑合成:将RTL级别说明转换为包含触发器的逻辑语句级别布局合成或结构合成:从逻辑语句表示转换为布局表示或PLD、c、ASM.程序,CPU命令/数据代码:0100100010101100,软件程序编译器COMPILER,软件编译器和硬件合成器差异,VHDL/verilog。程序、硬件说明语言集成器SYNTHESIZER,为ASIC设计提供的电路网络表文件,(a)软件语言设计目标流程,(b)硬件语言设计目标流程,布局布线、布局布线可以理解为将综合生成的回路逻辑网络表映射到特定目标设备以生成最终可下载文件的过程。布局布线将综合网络表文件逻辑映射到特定目标设备,将整个设计划分为适合设备内部逻辑资源实施的逻辑块,并根据用户设置在速度和区域之间进行选择或折衷。布局是将分割的逻辑块放置在设备内逻辑资源中的特定位置,并使其易于连接。关联是使用设备的路由资源完成功能块和反馈信号之间的连接。模拟、功能模拟、计时模拟和模拟是验证设计电路功能的编程配置,用于加载适应PLD设备后生成的编程文件的过程称为下载。基于EEPROM进程的非易失性结构PLD设备的下载通常称为编程(Program),基于SRAM进程结构的PLD设备的下载称为配置(Configure)。1.4通用EDA软件工具,集成FPGA/CPLD开发工具逻辑集成器模拟工具其他设计工具,集成FPGA/CPLD开发工具,“逻辑集成器”(Synthesizer)、“模拟工具”(simulationtools)、1.5EDA技术的发展趋势,1 .高性能EDA工具将进一步提高超大规模集成电路的集成和流程级别。市场对系统的集约度不断提出更高的要求。高性能EDA工具不断提高自动化和智能,为嵌入式系统设计提供强大的开发环境。计算机硬件平台的性能大大提高,为复杂的SoC设计提供了物理基础。1.5EDA技术的发展趋势,2 .EDA技术逐步集成ASIC和FPGA 3。进入EDA技术的应用领域,谈论自己对1.1 EDA技术的理解。1.2现代EDA技术的特点是什么?1.3 Top-down设计方法是什么?1.4数字系统如何实现?各有什么优缺点?1.5验证什么是IP多路复用技术,IP对EDA技术的应用和发展意味着什么?使用1.6硬件描述语言设计数字电路有什么好处?1.7谈论

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论