实验一-基本逻辑门电路实验PPT课件

-,1,数字电子技术实验内容,实验一基本逻辑门电路实验,-,2,一、基本逻辑门电路性能（参数）测试,（一）实验目的.掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。（二）实验所用器件.二输入四与非门74LS001片.二输入四或非门74LS021片.二输入四异或门74LS861片,-,3,一、基本逻辑门电路性能（参数）测试,（三）实验内容测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。,-,4,一、基本逻辑门电路性能（参数）测试,（四）实验提示1.将器件的引脚与实验箱的“地（GND）”连接，将器件的引脚与实验箱的十5连接。2.用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。3.将被测器件的输出引脚与实验箱上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为），指示灯灭表示输出高电平（逻辑为1）。,-,5,（五）实验接线图及实验结果7400中包含个二输入与非门，7402中包含个二输入或非门，7486中包含个二输入异或门，它们的引脚分配图见附录。下面各画出测试7400第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚接地，引脚接十。图中的1、2接电平开关输出端，LED0是电平指示灯。,-,6,1、测试74LS00逻辑关系接线图及测试结果,-,7,2、测试74LS02逻辑关系接线图及测试结果,-,8,3、测试74LS86逻辑关系接线图及测试结果,-,9,二、TTL、HC和HCT器件的电压传输特性,(一)、实验目的.掌握TTL、和HC器件的传输特性。(二)、实验所用器件.二输入与非门01片.二输入与非门01片*,-,10,二、TTL、HC和HCT器件的电压传输特性,（五）、实验接线图及实验结果.实验接线图由于74LS00、74HC00的逻辑功能相同，因此三个实验的接线图是一样的。下面以第一个逻辑门为例，画出实验接线图（电压表表示电压测试点）如右图,-,11,二、TTL、HC和HCT器件的电压传输特性,（三）、实验内容.测试TTL器件0一个非门的传输特性。.测试HC器件0一个非门的传输特性。,-,12,二、TTL、HC器件的电压传输特性,（四）、实验提示.注意被测器件的引脚和引脚分别接地和十5。.将实验箱上.电位器RTL的电压输出端连接到被测非门的输入端，RTL的输出端电压作为被测非门的输入电压。旋转电位器改变非门的输入电压值。.按步长0.2调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输出电压，并记录下来。,-,13,二、TTL、HC器件的电压传输特性,.输出无负载时74LS00、74HC00电压传输特性测试数据,-,14,二、TTL、HC和HCT器件的电压传输特性,.输出无负载时74LS00、74HC00和74HCT00电压传输特性曲线。,-,15,.比较三条电压传输特性曲线的特点。,尽管只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图.、图.和图.4所示的三条电压传输特性曲线仍可以得出下列观点:（1）74LS芯片的最大输入低电平V低于74HC芯片的最大输入低电平V，74LS芯片的最小输入高电平低于74HC芯片的最小输出高电平。（）74LS芯片的最大输入低电平、最小输入高电平与74HCT芯片的最大输入低电平、最小输出高电平相同。（）74LS芯片的最大输出低电平高于74HC芯片和74HCT芯片的最大输出低电平。74LS芯片的最小输出高电平低于74HC芯片和74HCT芯片的最小输出高电平。（）74HC芯片的最大输出低电平、最小输出高电平与74HCT芯片的最大输出低电平、最小输出高电平相同。,二、TTL、HC和HCT器件的电压传输特性,-,16,5在不考虑输出负载能力的情况下，从上述观点可以得出下面的推论,（）74HCT芯片和74HC芯片的输出能够作为74LS芯片的输入使用。（）74LS芯片的输出能够作为74HCT芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论也是正确的。应当指出，虽然在教科书中和各种器件资料中，74LS芯片的输出作为74HC芯片的输入使用时，推荐的方法是在74LS芯片的输出和十5电源之间接一个几千欧的上拉电阻，但是由于对74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平一般在.5V4.5V之间，因此在大多数的应用中，74LS芯片的输出也可以直接作为74HC芯片的输入。,二、TTL、HC和HCT器件的电压传输特性,-,17,三、三态门的逻辑功能测试,(一)、实验目的.掌握三态门的功能及其应用(二)、实验所用器件.三态门1251片,-,18,三、三态门的逻辑功能测试及其应用,(三)、器件引脚分配图(74LS125),-,19,三态门的逻辑功能测试,（四）、实验内容(1)三态门的逻辑功能测试,-,20,三态门的应用,二个三态门输出端并在一起，一个输入端接方波，一个输入端接1，二个使能端中一个接1，一个接0（不能同时为0），用示波器观察输出波形。,（四）、实验内容(2)三态门的应用,-,21,三态门的应用总结,三态门实验中，使能端为0时三态门有输出，若输入端为方波，则输出为与输入同相的方波；若输入端为1，则输出亦为1。但在一根输出线上并接的所有三态门中，仅允许一个门处于开通状态，其余均应处于禁止状态。,-,22,五、不同逻辑电平接口转换及其应用,1.TTL与CMOS2.CMOS与TTL2.TTL与LVTTL3.TTL与LVCMOS4.LVTTL与TTL5LVTTL与CMOS5.LVCMOS与TTL6.LVCMOS与CMOS7.TTL/CMOS与ECL8.LVTTL/LVCMOS与LVECL9.其它,-,23,常用的逻辑电平,逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。5VTTL和5VCMOS逻辑电平是通用的逻辑电平。3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。低电压的逻辑电平还有2.5V和1.8V两种。ECL/PECL和LVDS是差分输入输出。RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。,-,24,不同的逻辑电平之间的互连,3.3V/5V是指输入是3.3V逻辑电平，但可以忍受5V电压的信号输入。3.3VTTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。注意某些5V的CMOS逻辑器件，它也可以工作于3.3V的电压，但它与真正的3.3V器件（是LVTTL逻辑电平）不同，比如其VIH是2.31V（0.73.3V，工作于3.3V）（其实是LVCMOS逻辑输入电平），而不是2.0V，因而与真正的3.3V器件互连时工作不太可靠，使用时要特别注意，在设计时最好不要采用这类工作方式。值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3V的电压时，器件的输入或输出逻辑电平为3.3V的逻辑电平信号，而当它接5V电压时，输入或输出的逻辑电平为5V的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。对于可编程器件（CPLD和FPGA）的互连也要根据器件本身的特点并参考本章节的内容进行处理。,-,25,逻辑电平类型之间的驱动关系表,输入5VTTL3.3V/5VTol.3.3VTTL/CMOS5VCMOS输出5VTTL?3.3VTTL/CMOS?5VCMOS?OC/OD上拉上拉上拉上拉上表中打钩（）的表示逻辑电平直接互连没有问题，打星号（?）的表示要做特别处理。对于打星号（?）的逻辑电平的互连情况，具体见后面说明。一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接101K欧的电阻来实现，具体阻值可以通过试验确定，如为可靠起见，可参考后面推荐的接法。从上表可看出OC/OD输出加上拉电阻可以驱动所有逻辑电平，5VTTL和3.3V/5VTol.可以被所有逻辑电平驱动。所以如果您的可编程逻辑器件有富裕的管脚，优先使用其OC/OD输出加上拉电阻实现逻辑电平转换；其次才用以下专门的逻辑器件转换。对于其他的不能直接互连的逻辑电平，可用下列逻辑器件进行处理，详细见后面。,-,26,互连规则与约束,TTL、CMOS器件的互连：器件的互连总则在电子产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间进行互连时主要考虑以下几点：1：电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。2：驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。3：时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。4：选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。,-,27,CPLD和FPGA器件的逻辑电平,概述首先在选择可编程逻辑器件时,要找符合你所选用的ASSP的IO标准；其次，你必须考虑的是：目前，随着系统性能的不断提高，传统的TTL、LVTTL、CMOS、LVCMOS等单端接口标准越来越不能满足要求，特别是在背板方面。因为，这些单端信号的信号完整性在系统设计时很难保证，以至于导致系统的不可靠工作。这一点在时钟方面尤为重要，因为，在同步设计的今天，时钟是系统工作的基础。当然，差分信号是最好的选择，比如：LVDS、LVPECL等。这些信号标准一个通道需要一对IO_PIN。此时，一些比较容易实现阻抗匹配的单端信号标准是较好的选择，比如：GTL、GTL+等。各类可编程器件接口电平要求在设计中，若同时使用了不同工作电压等级的多个可编程器件，要注意它们之间信号的接口规范。比如，5V的器件驱动3.3V的器件时，可能会出现:当5V的高电平连到3.3V的输入时，由于大部分的CMOS的输入信号管脚都有连到电源Vcc的钳位二极管，大于3.3伏的输入高电平会使该钳位二极管出现问题。事实上，由于有些系列的可编程器件如XILINX的XC4000XL，XC4000XV，Spartan-XL采用了特殊的技术，可以避免这种情况的发生。