第12章 IC工艺几种IC工艺流程.ppt

第五单元：集成技术简介,第十二章：几种IC工艺流程12.1.CMOS工艺,Afterstudyingthematerialinthischapter,youwillbeableto:Drawadiagramshowinghowatypicalwaferflowsinasub-micronCMOSICfab.画出典型的流程图Giveanoverviewofthesixmajorprocessareasandthesort/testareainthewaferfab.对6种主要工艺的应用和测试有大概的认识Foreachofthe14CMOSmanufacturingsteps,describeitsprimarypurpose.描述CMOS工艺14个步骤的主要目的DiscussthekeyprocessandequipmentusedineachCMOSmanufacturingstep.能讨论每一步流程的关键工艺和设备,MajorFabricationStepsinMOSProcessFlow,CMOSProcessFlow,OverviewofAreasinaWaferFabDiffusionPhotolithographyEtchIonImplantThinFilmsPolish,ModelofTypicalWaferFlowinaSub-MicronCMOSICFab,SimplifiedSchematicofHigh-TemperatureFurnace,PhotolithographyBayinaSub-micronWaferFab,SimplifiedSchematicofaPhotolithographyProcessingModule,SimplifiedSchematicofDryPlasmaEtcher,SimplifiedSchematicofIonImplanter,ThinFilmMetallizationBay,SimplifiedSchematicsofCVDProcessingSystem,PolishBayinaSub-micronWaferFab,Twin-wellImplants双阱注入ShallowTrenchIsolation浅槽隔离GateStructure多晶硅栅结构LightlyDopedDrainImplants轻掺杂漏注入SidewallSpacer侧墙形成Source/DrainImplants源/漏注入ContactFormation接触孔形成,CMOSManufacturingSteps,LocalInterconnect局部互连InterlayerDielectrictoVia-1通孔1和金属塞1的形成FirstMetalLayer金属1互连SecondILDtoVia-2通孔2和金属塞2的形成SecondMetalLayertoVia-3金属2互连Metal-3toPadEtch金属3压点形成ParametricTesting测试,CMOSManufacturingSteps,n-wellFormation1-1,1、外延2、初始氧化：1000C干氧，150；保护外延层、介质屏蔽层、减少注入损伤、控制注入深度。3、第一层掩膜：由光刻胶作为离子注入的掩膜4、n阱注入：200KeV高能磷（P）注入，结深1m。5、退火：先进行氧等离子体去胶；退火的目的有裸露的Si表面形成氧化阻挡层、再分布、杂质电激活、消除晶格损伤,p-wellFormation1-2,6、第二层掩膜：由光刻胶作为离子注入的掩蔽层；检测。7、p阱注入：硼（B）注入（能量较磷注入时底），倒置阱8、退火,STITrenchEtch,9、清洗10、1000C干氧，150；保护外延层11、Si3N4膜淀积：750CLPCVDNH3+SiH2Cl2；保护有源区；CMP的阻挡材料12、第三层掩膜：检测；由于特征尺寸减小，光刻难度增加。13、STI槽刻蚀：F基或Cl基等离子体刻蚀；检测台阶高度、特征尺寸、和腐蚀缺陷,STIOxideFill,14、沟槽衬垫氧化：1000C干氧，150；15|、沟槽CVD氧化物填充：可用高速淀积。,STIFormation,16、沟槽氧化抛光（CMP）：17、氮化物去除：热磷酸,PolyGateStructureProcess,18、去除氧化层：栅氧化前进行。19、栅氧化层生长：完成后立即进行多晶硅淀积（5000）20、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层ARC；检测。21、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。,n-LDDImplant,22、第五层掩膜：光刻n-LDD注入区23、n-LDD注入：As离子低能、浅结注入24、去胶：,p-LDDImplant,26、第六层掩膜：光刻p-LDD注入区27、p-LDD注入：BF2离子低能、浅结注入,SideWallSpacerFormation,28、淀积SiO2层：1000二氧化硅层；29、SiO2层反刻：先进的各向异性的等离子刻蚀机；无需光刻、并实现侧壁,n+Source/DrainImplant,30、第七层光刻：n+源/漏注入区光刻；31、源/漏注入：“中”能量As离子注入；实现自对准。,p+Source/DrainImplant,32、第八层光刻：p+源/漏注入区光刻；33、源/漏注入：“中”能量B离子注入；实现自对准。34、退火：RTP，1000C，数秒钟；,ContactFormation,35、钛(Ti)的淀积：氩等离子体溅射Ti靶，（PVD）36、退火（合金）：700C，RTP；与Si形成TiSi2，与SiO2不反应。37、刻蚀金属钛：化学方法不腐蚀TiSi2，无需掩膜。,LIOxideDielectricFormation,38、Si3N4膜的CVD：作为阻挡层，保护有源区。39、掺杂氧化物膜的CVD：PSG（BPSG），提高介电特性，快速退火熔流平坦化。40、氧化层抛光：CMP工艺8000。41、第九层掩膜：局部互连刻蚀；形成窄沟槽定义互连金属路径。,LIMetalFormation,42、金属Ti膜淀积：PVD；充当金属W与SiO2间的黏合剂。43、氮化钛淀积：立即淀积于Ti膜表面，充当金属W的扩散阻挡层。44、钨（W）淀积：CVD；不用Al的原因是，W能填充小孔，且抛光性好。45、磨抛W：CMP；除去介质膜上的W，完成“大马士革”工艺。,LIOxideasaDielectricforInlaidLIMetal(Damascene)大马士革工艺,Via-1Formation（多层金属布线间的通孔）,46、氧化物膜淀积：CVD；SiO247、氧化物膜的磨抛：CMP；8000。48、第十层掩膜：光刻多层布线间的连接孔（0.25m)；检测,Plug-1Formation,49、淀积Ti阻挡层：PVD；充当金属W与SiO2间的黏合剂。50、氮化钛淀积：CVD；立即淀积于Ti膜表面，充当金属W的扩散阻挡层。51、淀积W：CVD；形成W塞（Plug）。52、磨抛钨：CMP；直到第一层的层间介质。,SEMMicrographsofPolysilicon,TungstenLIandTungstenPlugs,Metal-1InterconnectFormation,53、金属Ti膜淀积：PVD。54、Al-Cu合金膜淀积：PVD。55、氮化钛膜淀积：PVD；作为光刻的抗反射层。56、第十一层掩膜：刻金属，形成连线。,SEMMicrographsofFirstMetalLayeroverFirstSetofTungstenVias,Via-2Formation,57、ILD-2间隙填充：ILD-2的形成与第一层层间介质膜的制作相似，但需要先填充第一层金属刻出的间隙。通常是用高密度等离子体HDPCVD淀积空洞极少的致密氧化物。58、ILD-2氧化物淀积：PCVD；SiO259、ILD-2氧化物平坦化：磨抛60、第十二层掩膜：用等离子体刻蚀ILD-2氧化层通孔。,Plug-2Formation,61、淀积Ti阻挡层：PVD；充当金属W与SiO2间的黏合剂。62、氮化钛淀积：CVD；立即淀积于Ti膜表面，充当金属W的扩散阻挡层。63、淀积W：CVD；形成W塞（Plug）。64、磨抛钨：CMP；直到第一层的层间介质。,Metal-2InterconnectFormation,65、淀积、刻蚀金属2：66、填充第三层层间介质间隙：67、淀积、平坦化ILD-3氧化物：68、刻蚀通孔3、淀积钛/氮化钛、淀积钨、平坦化：69、。,Full0.18mmCMOSCrossSection,70、顶层氧化层：CVD71、顶层氮化硅：PVD、2000“钝化层”使芯片免受潮气、划伤合沾污等影响72、后低温合金：进一步加强金属互连；消除应力。,该工艺与0.18m工艺基本兼容!,SEMMicrographofCross-sectionofAMDMicroprocessor,WaferElectricalTestusingaMicromanipulatorProber(ParametricTesting),要点:Drawadiagramshowinghowatypicalwaferflowsinasub-micronCMOSICfab.画出典型的流程图Giveanoverviewofthesixmajorprocessareasandthesort/testareainthewaferfab.对6种主要工艺的应用和测试有大概的认识Foreachofthe14CMO