集成电路版图基础CMOS版图

定义布局。 什么是布局，在集成电路制造工艺中，通过光刻和蚀刻将掩模版上的图案转印到硅晶片上。 制造这种集成电路时使用的掩膜版上的几何图形被定义为集成电路的布局。 布局要求与对应电路严格匹配，具有完全相同的器件、端口、布线，栅极施加控制电压，源极、漏极负责电流的流动，向导电沟道、1、单一MOS管的布局实现、有源区、栅极、导电沟道、有源区注入杂质来形成晶体管， 栅极与有源区重叠的区域决定器件大小，称为导电沟道、1、图案关系，将源极、漏极以及导电沟道独占的区域称为有源区域。 将芯片内有源区域以外的区域定义为场区域。 另外，MOS管的电流从源极流向漏极。 在沟道中流过电流的距离为沟道长度，截面尺寸为沟道宽度。 在电流方向：沟道长度l，沟道宽度w，2，器件尺寸设计：和设计中，通常以宽高比(W/L )示出了器件尺寸，这是宽度和长度值的比例公式。 示例：假定MOS管，尺寸参数为20/5。 应该如何在布局上标注尺寸。 20/5，3，3，图形绘图，Intel 65纳米双核心处理器的扫描电子显微镜(SEM )剖面图，常用图层，注意：依据软体的不同，图层名称定义会有所不同。 MOS器件布局层PMOS、n阱NWELLP型注入掩模PSELECT活性扩散区ACTIVE多晶硅栅POLY引线孔CC金属METAL1通孔VIA金属MOS器件布局层NMOS n型注入掩模NSELECT活性扩散区ACTIVE多晶硅栅POLY引线孔CC金属METAL1通孔VIA金属METAL2，结构图，立体图在引线孔(CC )、金属METAL1)多晶硅栅极(POLY )、n型注入掩模(NSELECT )、布局设计中不需要描绘基板材料或氧化层，4，布局设计规则一般包含以下4种规则： (1)最小宽度，例如金属、多晶、活性区或(2)最小间距，如金属、多晶、活性区域、阱都必须维持最小间距。 (3)由最小包围，例如n阱、n离子注入、p离子注入包围的活性区域有充分的馀量，多晶硅、活性区域和金属必须在接触孔的周围保持一定的被复层。 (4)最小拉伸，例如多晶栅极必须拉伸到活性区域外一定长度. 在满足设计规则的前提下，获得最小布局面积，5、阱与基板连接，通常将PMOS管的基板与高电位(正压)连接的NMOS管的基板与低电位(负压)连接，保证电路正常工作，基板材料的导电性差，为了保证接触效果，在接触区域掺杂类似于活性区域的掺杂剂基板半导体材料与电极接触，同样需要引线孔(CC )，p管基板为n阱(n型材料)，接通电源的基板连接图案由NSELETC、ACTIVE、CC、METAL1构成，n管基板为基板(p型材料)，接地的基板连接图案由PSELETC， 由ACTIVE、CC、METAL1构成的完整的MOS晶体管的布局必须包括a )源极、栅极、漏极这两个部分b )基板连接。 源极区域、沟道区域、漏极区域一起被称为MOS管理的有源区域(Active )，将有源区域以外的区域定义为场区域(Fox )。 有源区域和场区域之和为芯片表面整体基板(SUB ) . 可以提供尽可能多的板连接区的板连接布局、6、大尺寸器件的设计、单个MOS管的尺寸信道宽度通常小于20m、且宽高比W/L1MOS管的宽高比(W/L )大于10:1的器件称为大尺寸器件版图需要特殊处理。 大尺寸器件广泛应用于缓冲器、运输对管、系统输出级。、buffer、对管、缓冲器的一级逆变器、栅极串联电阻、大面积的栅极与基板之间隔绝氧化层，形成平板电容，细长的栅极存在串联电阻，栅极两端电压的差异、栅极电压的降低、MOS管寄生电容值、MOS管栅极串联电阻值、g、s、d、设计方法(1)的段(b )分割为4段(W/L=50/1 )、(a)MOS管的W/L=200/1 )、(2)共用源极、漏极区域，将4个小MOS管并联连接，形成(S-G-D、S-G-D )排列，(b )从左边起第2个和第4个MOS管的漏极的插入重叠d，并联连接后MOS管的纵横比与原来的大尺寸管的纵横比相同的并联小MOS管的个数为n，并联管的纵横比与原来的大尺寸管的纵横比的1/N相等的栅极串联电阻为原来的大尺寸管寄生电容的1/N， 注意，在具有相同节点的两个相同类型的MOS管理器(例如，nand门的两个p管理器)之间实现源极-漏极共享，源极-漏极共享仅能在两种相同类型的MOS管理器中连接相同节点的端口之间实现源极、漏极分别用梳状金属线连接，栅极用多晶硅作为导线连接。 注意：多晶硅的导线过长时，会产生较大的线电阻。为了减小接触电阻，请尽可能多地制作导线孔、g、s、d，将连接源极和漏极的金属线做成“交叉”结构。 (1)在、8、MOS管阵列的布局中实现MOS管的串联，以减少面积，使能够适当地考虑将金属线横跨装置的装置尽可能做成矩形。 n-1的源极，漏极区域是x和y，n-0的源极，漏极区域是y和z。 通过使用源极/漏极共享，获得两个MOS管理器串联连接的布局。 电路图、n-1和n-0的串联布局、n-1和n-0的布局、任意的MOS管道串联连接。 例如串联连接了3个MOS管理器的布局。电路图、布局、(2)MOS管并联(并联是它们的源极和源极的连接、漏极和漏极的连接，各自的栅极是独立的。 )电路图、布局、栅极水平配置、栅极垂直方向排列、电路图、布局、并联连接有3个以上的MOS管。 如大尺寸MOS管的分割连接那样，源极和漏极的并联连接存在金属连接(交错)、(3)MOS管的多路连接存在MOS管的串联和并联两者。 条形图设计：为了从电路中获得最有效的源泄漏共享布局，可以使用“条形图设计”在创建布局之前创建结构草图。 器件布局问题，二、集成电路布局设计方法，“混