基于ARM的硬件系统设计.ppt

5，基于CHAPTER，ARM的硬件系统设计，本节包括，1，3，2，5，4，6，基于ARM的硬件系统体系结构，内存接口设计，网络接口设计，I/O接口设计，人机接口设计ARM920T核心结构，S3C2410内部结构，实验平台体系结构，2410核心资源， 总线隔离驱动168Pin扩展插槽、网卡设备、LCD驱动器、音频电路、串行设备、USB设备、PCMCIA、IDE/CF卡、SD卡接口、IO扩展、电机等其他资源可使用、 本地总线、扩展总线、读写总线时序图、稳态、读、写、稳态、本节中为、1、3、2、5、4， 6基于arm的硬件系统架构、存储器接口设计、网络接口设计、I/O接口设计、人机接口设计、其他通信接口设计和2410存储器系统， 软件中除了每个大小端到地址空间： banks6s6 128 Mbytes (总共1gb)-bank0(16/32比特)以外的所有bank都由程序中总线宽度=(8/16/32 -比特) -总共8个banks6个bank用于控制ROM etc .其馀两个bank用于控制ROM，SRAM、SDRAM和etc .七个bank固定起始地址-最后一个bank可以调整起始地址-最后两个bank大小可编程。 所有Bank0的存储周期均可编程，如S3C2410的内存配置、Bank6/Bank7地址分布、Bank0总线宽度配置、与2张8位ROM的连接方法、与1张16位ROM的连接方法、S3C2410与2张FLASH的连接方法、1张11 比较与1张16 m SDRAM的连接方法NAND和NOR的性能， NOR和NAND现在市场上两种主要非易失性闪存技术NOR的读取速度比NAND稍快的NAND的写入速度比NOR多，NAND的擦除速度比NOR快得多的NAND的擦除单元小，对应的擦除电路少， 接口不同NORflash具有SRAM接口和线性地址。 其内部的各字节的NANDflash能够容易访问的多接口和为了控制IO的多地址访问数据NAND的读取和写入而采用了512字节的块，这一点与硬盘管理相似。 这种操作容易取代硬盘等块设备，容量和成本、NANDflash生产过程更简单、成本更低，常见的NORflash为128KB16MB，而NANDflash通常为8128mb的NORflash NAND是CompactFlash、SecureDigital、PCCards和MMC存储卡市场上数据存储NAND占有率最高且适合可靠性和耐用性的NAND，每块最大重写次数为100万次。 NOR的改写次数在作为10万比特交换的问题的nandnd-flash中更加醒目，需要在ECC纠错nandnd-flash中随机分布有缺陷块，需要用软件来确定产品的量产问题，在嵌入式系统中使用RAM的情况下基于2，5，4，6 arm的硬件系统架构、内存接口设计、网络接口设计、I/O系统设计、人机接口设计、其他通信接口设计、I/O子系统分层模型、I/O子系统： I/O I/O子系统的目标是向RTOS和应用程序员隐藏特定于设备的信息，并为系统外围I/O设备提供统一的访问方法。 从不同的角度来看I/O系统，从系统软件开发者的角度来看，I/O操作意味着与设备的通信、设备的编程初始化、会议执行设备与系统之间的实际数据传输、操作完成等通知请求者。 系统软件工程师必须理解设备的物理特性，例如寄存器的定义和设备的访问方法等。 从RTOS角度看，I/O操作意味着要求将正确的设备定位到I/O，将正确的设备驱动程序定位到设备，并解决对设备驱动程序的请求。 RTOS可能需要确保对设备的同步访问。 RTOS必须抽象化，向应用程序员暗示设备的特性。 应用程序设计人员的目标是找到简单、统一、精简的方法，并与系统中出现的所有类型的设备进行通信。 另外，I/O接口的地址方式-端口映射；1)I/O接口独立地址端口映射方式的地址方式将存储器地址空间和I/O接口地址空间分开设置，相互不影响。为了完成I/O操作，有专用的输入指令(IN )和输出指令(OUT )。 主要优点：存储器地址空间与I/O接口地址空间隔开，互不影响，解码电路简单，有专用的I/O指令，编程简单易懂，执行时间短，速度快。 缺点：仅通过I/O指令即可访问I/O端口，功能有限，采用专用I/O周期和专用I/O控制线，使微处理器复杂化。 I/O接口的地址方式存储器映射，1)2)I/O接口和存储器统一地址方式存储器映射这样的地址方式不区分存储器地址空间和I/O接口地址空间，记住所有I/O接口的端口此外，不设置专用的输入输出命令，所有的传输和存储器访问命令都用于I/O接口的操作。 主要优点：访问存储器的指令可以用于I/O操作，数据处理功能强，同时I/O接口可以共享存储器部分、解码和控制电路。 缺点：第二个原因是I/O接口占用了内存地址空间的一部分，因为它不使用专用I/O命令，所以很难通过程序区分I/O操作。 此外，DMAI/O和DMAI/ODMA可以允许设备直接访问存储器，而不包括处理器，并且处理器可以在数据传输操作开始之前设置DMA控制器，以便在数据传输期间不允许读写操作通过处理器。 DMA传输速度取决于I/O设备的传输速度、存储设备的速度和DMA控制器的速度。 处理器通过指定传输源地址、目的地存储器地址、DMA控制器的传输长度，建立传输操作。 字符模式设备和块模式设备可以根据设备如何处理与系统之间的数据传输方式，将设备分为字符模式设备和块模式设备的字符模式设备。 允许非结构性的数据传输。 在数据传输中，典型地，采用串行格式的字符设备一次一个字节，通常是诸如串行或键盘之类的简单设备。如果从系统到设备的传输速率高于设备的处理速率，则设备驱动程序开始缓存这些数据要在硬件中控制块的大小，可能需要使用固定传输协议(如USB或以太网)建立公共I/O接口函数。 create () open () read () write () close () lo CTL () destroy ()、驱动器_ create ()驱动器_ open ()驱动器_ read ()驱动器_ write ()驱动器_ close ()驱动器_驱动器driver_destroy()I/O操作、设备驱动程序、应用程序、设备、I/O接口设计、I/O接口电路也简称为接口电路。 在主机和外围设备之间交换信息的连接部件(电路)。 在主机和外围设备之间的信息交换中发挥着桥梁和纽带的作用。 设置接口电路的必要性： a )解决CPU和外围设备之间的时序协作和通信联络的问题。 b )解决CPU与外围设备之间的数据格式转换和匹配问题。 c )解决CPU负载能力和外围设备端口选择问题。 本节包括、1、3、2、5、4、6、基于ARM的硬件系统架构、内存接口设计、网络接口设计、I/O接口设计、交互式接口设计、其他通信接口设计、嵌入式开发另外，2410的UART、S3C2410A的UART (universallaseynchronousreceiveranmiter )提供3个独立的异步串行I/O端口，它们各自可以在中断模式或者DMA模式下工作。 也就是说，UART可以生成中断或DMA请求以在CPU和UART之前传输数据，并且使用系统时钟，UART可以支持高达230.4Kbps的比特率。 如果使用外部时钟UART，则该UART为每个UART包含两个16比特的接收/发射FIFO，从而实现较快速传输。 UART控制框图，异步串行通信的概要，通过一条传输线完成单向传输。 逐位传送传送数据的文字。 接收者对于同一线路上的一系列的连续数学信号，首先分割为比特串，接着以比特串构成文字。 各文字需要决定开始比特和结束比特，因为在文字和文字之间可能有一定的空闲时间，所以传送效率低。字符串行输出格式，发送前：线路空闲，连续发送“1”开始发送：首先发送1比特的开头比特“0”，然后发送连续的二进制比特，数据比特继5、6、7、8，1比特的奇偶校验比特(奇偶校验/无奇偶校验可选择)的发送停止位“1”，1位、1.5位或2位停止位，串行通信硬件的规格和连接方法EIARS-232C物理特征： DB-25DB-15DB-9信号线：保护地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、 R1等级的规定：-5V-15V之间的等级表示逻辑“15v15v之间的等级表示逻辑“0”，UART的操作用于、串行初始化、数据发送、数据接收、键盘接口设计、键盘模块输入数字数据或选择控制设备的操作模式键盘有两个方案。 第一，使用现有芯片执行键盘扫描；使用软件实现键盘扫描。 嵌入式控制器功能强大，可能可以利用此资源。 的双曲馀弦值。 在各行与线列的交点配置瞬时触摸开关(按钮)。 矩阵所需的密钥数量明显取决于应用程序。 各行由输出端口的位驱动，各列由电阻器上拉，提供给输入端口的位。 键盘扫描阵列和键盘扫描过程使微处理器以规则间隔显示键盘矩阵，以确定是否按下键。 每个键都有一个唯一的标识符，称为扫描代码。 应用将基于被按下的键来利用扫描代码确定将要采取什么样的行动。 抖动算法：键的组合处理、键盘扫描方法、LCD接口设计、LCD显示模块的液晶显示为被动显示，不能发光，只能使用周围的光。 模式和文字只需要很小的能量。 用于液晶显示的液晶材料是兼具液晶状和固体二重性的有机物，棒状构造在液晶单元内一般平行排列，但通过电场可以改变其排列方向。 LCD背光灯： EL (场致发光):2000-3000小时和LED光源：文字模式，50000小时，LCD显示方式，反射型LCD :底偏振片后面有反射板，通常用于室外和明亮的办公室。 透射型LCD :底偏振片是透射偏振片，需要连续使用背光源，一般在光线不好的环境下使用。 透射反射型LCD :在以上两者之间，底偏振片部分反射光，一般具有背光源，光线好时可关闭背光源。光线不好时，可点亮背光源使用LCD。 此外，反射型LCD的结构，LCD通常是两种方式，一个是带驱动芯片的LCD模块，使用集成在芯片中的LCD控制器也可以构建基本上属于半成品的新型嵌入式处理器的显示模块。 例如，s3c2410可以支持STN的三种颜色/灰色/单色模式和TFT模式，灰色模式可以支持4灰度和16灰度，彩色模式最多可以支持256种颜色，LCD的实际大小最多可以支持640X480。 由于LCD的驱动方案，总线驱动方案，通常带有驱动模块的LCD显示器采用这种驱动方案，且LCD已经具有驱动硬件电路，因此模块提供了总线接口，与单片机总线的接口变得容易驱动模块具有8位数据总线和一些电源接口和控制信号。 另外，因为具有显示高速缓存，所以只要将想显示的内容传送到显示高速缓存，就可以实现内容的显示。 由于只有8条数据线，因此通常利用读取信号实现地址与数据线的复用，实现将对应的数据传送到对应的显示缓冲器的目的。 控制器扫描方式、内置于S3C2410X的LCD控制器，具有将显示缓冲器(系统存储器)内的LCD图像数据向外部LCD驱动电路传送的逻辑功能。 S3C2410X中的液晶控制器支持灰度液晶屏和彩色液晶屏。 灰度LCD使用基于时间的抖动算法和帧速率控制(frc )方案支持单色、4灰度和16灰度灰度LCD。 彩色液晶屏支持256级颜色。对于大小不同的LCD，相应的寄存器值可以被编程控制以适应不同LCD面板，具有不同尺寸的垂直像素以及水平像素、数据接口的数据宽度、接口时间和刷新率。 此外，嵌入式处理器与LCD的连接、嵌入式处理器、LCD模块、数据总线、寄存器选择、使能信号、具有LCD控制器的嵌入式处理器、LCD、LCD控制信号线在系统配置上已经在显示模块中具有显示存储器。 视频存储器的各单元与LCD上的1点对应，每当视频存储器的内容发生变化时，显示结果都会刷新。 因此，存在以下2种刷新：1.根据系统的要求直接修正视频存储器，一个只修正相应的部分，不需要判断垄断等另一个存在垄断问题，计算复杂，每次进行小的画面变更都进行刷新，增加了系统的负担。 2 .专门打开显示存储器，需要刷新时程序更新显示。 这样，不仅能减轻总线的负荷，还能在合理且需要时进行统一的显示更新，接口也变得美丽，能够使显示画面不会因意外的更新动作而闪烁。 另外，LCD模块的显示控制，前后台双重显示缓存的显示模块结构，LCD接口设计，1，实现过程概要：将显示的数据放在特定的地址，该特定的地址是帧存储器(framememory )，该空间在系统存储器内。 LCD控制器根据控制信号向LCD驱动器发送这些数据，完成显示。 有设定该地址及其大小的寄存器。 使显示数据配合而完成显示的控制信号的时序也由对应的寄存器完成。 所有这些寄存器都位于液晶屏的控制器上。 LCD控制器的框图、主要寄存器、LCD控制寄存器(5)、帧缓冲开始地址寄存器(3)、临时调色板寄存器(temppaletteregister )、LCD中断掩码寄存器(lcdinterruptmaskeregister ) lpc3600控制寄存器(lpc3600控制寄存器) LCD的控制寄存器的设置，以及LCD