mos管的匹配精度

mos管的匹配精度1.具有成比例电流的金属氧化物半导体晶体管应该具有相同的电流方向，布局中的晶体管应该尽可能在相同的方向，并且开关晶体管可以忽略。2.配置虚拟器件，使布局的外围条件一致，结构更加对称。下图显示了虚拟电容的使用。虚拟器件的配置：为了使器件b周围的电气特性更加一致，将在布局中添加虚拟单元(如图4右侧的电容所示)，尽管它在电路中是冗余的。3.在处理匹配对(如差分输入对)时，最好采用交叉对称结构。下图显示了晶体管的交叉对称性：4.金属氧化物半导体器件的匹配主要受四个因素影响：(1)栅极面积：匹配度与有效面积成反比(S=WL)。(2)栅氧化层厚度：一般来说，薄栅氧化层管的匹配度较高；(3)通道长度调制：管的失配与VGS失配成正比，与通道长度成反比；(4)取向：沿着晶体的不同轴制造的管具有不同的迁移率，这将影响管道跨导的匹配程度；将一组要匹配的试管放入细胞中，以避免因旋转细胞而导致方向不匹配。5.虚拟设备的详细描述：如果周围环境不同，蚀刻过程中的蚀刻速率也会不同，例如：宽线、大蚀刻速率和快速蚀刻。蚀刻速度将影响电气参数，如线路电阻。示例：当大尺寸管分裂成小管并并联时，应在两端小管网格旁增加虚拟门，以保证更精确的电流匹配。此外，该虚拟栅极的宽度可以小于实际栅极宽度。每个小管的门优选用金属连接。如果与多晶硅连接，蚀刻速率将会偏离。详细的图例如下：6.主单元电路的匹配：差动对的管的位置和连接线的长度应该是对称的，并且可以组合成一条线的连接线应该是组合的。差分对主要匹配VGS，而当前镜像主要匹配身份证。7.金属氧化物半导体匹配注意事项：A.接触孔和金属迹线不应放置在有源区中。如果金属必须穿过有源区，则应添加虚拟走线。b .最好将匹配管放置在远离深扩散边缘的位置，至少是接合深度的两倍。n阱属于深扩散，PMOS也应该放置在离阱边缘一定距离的阱中。试着用NMOS管作为匹配管，因为NMOS比PMOS更容易匹配。D.为了避免梯度引起的失配，采用共形心布局的同心结构，并且尽可能靠近。交叉耦合对结构可以用于差分对。e .配套设备应远离用电设备，耗电大于50mw的属于用电设备。8.大功率电源布局和大功率、大功率器件布局(1)W值较大的管道应平行分成小单元，并划分多少个单元。原理是每个电池的电阻应该小于所有连接电池的总电阻。(2)如果有太多的拆卸单元，它们应该被放置成两排。(3)大功率电源：在高电流的地方会出现一般问题，以避免电迁移。9.电源线、地线和信号线的布线不同电路的电源线和地线之间会有一些噪声影响，如模拟和数字电路的电源线和地线，以及一些敏感电路的电源线和地线。这需要它们的保护，以确保它们不会相互影响。b .数字电路和模拟电路的gnd应分开。C.信号线布线：*如果两条信号线的方向平行，则平行线之间的寄生电容将耦合两个信号并产生噪声。*信号对两条相邻信号线的相互影响称为串扰。减少串联绕组的方法是采用差分结构将串扰转化为共模干扰。*通过屏蔽保护敏感信号线。例如，在模拟信号线的两侧用同一层金属绘制两条接地线，这样可以保护信号线不受水平面的影响。*增加敏感电路部分和易产生噪声的地方(如基片注射器)之间的距离。尽可能多的操练2.引线孔不应堆叠在一起，而应排列在一起，这会影响产量。3.最好将电线接触的地方重叠，以确保良好的接触。4.不要到处要求最小尺寸，它应该是稍微多余的。5.别针的命名应该标准化，并且应该尽可能多地使用英文字母。M3和M4被尽可能多地用于布线(强电流承载能力和小电阻率)。八.剩余问题1.要添