微机原理复习题

简短答案：1.微处理器、微型计算机和微型计算系统之间的区别是什么？答：微处理器(CPU)在一个芯片上使用大规模集成电路技术。微型计算机，即微处理器，由一定数量的存储和外部设备组成；微型计算机系统，即微型计算机，是通过管理、维护和支持计算机硬件的软件结合而形成的。使用总线结构的微型计算机的优点是什么？答：扩大数据传输的灵活性，减少连接，标准化总线，使兼容性和工业生产更加容易。什么是命令和命令系统？汇编语言指令包含哪些部分？各部分的功能是什么？答：命令，即计算机必须执行的各种操作命令的形式。计算机可以执行的所有命令-命令系统。配置说明：opcode(表示计算机执行的操作)和操作数(参与操作的操作数的本身或具有操作数的地址)。电脑的内部和外部结构各有哪些特性？答：连接CPU和内存、外围I/O接口的外部3总线结构、地址总线(AB)、数据总线(DB)和控制总线(CB)。内部是连接寄存器、累加器和算术逻辑单元的单总线结构。也就是说，内部所有单元电路都挂在内部总线的分时使用总线上。5.什么是计算机体系结构？构成计算机系统的主要硬件是什么？答：体系结构，即构成计算机的主要组件，这些组件的总体布局和主要功能，以及它们之间的连接方式。硬件，即计算设备、控制器、存储、输入设备和输出设备。什么是总线周期？8086的基本总线周期由多少个时钟周期组成？READY信号的作用是什么？答：包括总线周期，即CPU与内存或外围设备交换数据所需的时间。也就是说，由4个时钟周期组成。就绪信号，即就绪信号，从高水平有效的寻址存储或I/O设备中获取响应信号。CPU从T3周期开始对READY行采样，如果低，则在T3周期结束后插入Tw周期，直到READY有效。Tw周期结束后，进入T4周期完成数据传输。为什么要对7.8086内存进行段寻址？如何分段？物理地址是如何创建的？答：分段寻址的原因和方法，8086COU有20条地址总线，直接寻址能力为1MB，因此在配置8086的一个系统中最多可以有1MB的存储。但是，8086的CPU内部的ALU只能执行16位操作，地址寄存器(SP、IP)也是16位。因此，8086对地址操作也是16位。也就是说，在8086中，使用各种寻址方法查找操作数的范围最多只有64KB。因此，整个1MB内存将划分为64KB范围。物理地址已创建。这意味着，默认地址(配置在段寄存器中创建的20位物理地址时向左移动4位)和CPU可处理的16位偏移量(如SP、IP、BP、SI或DI)将生成20位物理地址。8.内存段组织的优点是什么？答：减少了指令的长度，提高了执行速度，为程序的浮动加载创造了条件，保持了程序的完美相对性，具有了浮动性。9.8086CPU有哪两种类型的标志？每个标志的含义是什么？A: c进制标志、a辅助舍入标志、o溢出标志、p奇偶校验标志和s符号标志反映算术和逻辑操作的结构。使用d方向标志、I允许中断标志和t跟踪标志执行某些控制功能的控制标志。10.当CPU回应中断要求时，如何寻找对应的中断服务子程式？服务停止运行后，如何返回主程序？答：当CPU响应中断请求时，在当前命令执行后，中断点将IP和CS(即下一命令执行的地址)、每个寄存器的内容和标志位的状态推送到称为保护中断点和现场的堆栈保留。然后转到相应的中断服务子程序。8086设置了中断方向量表，以容纳256个中断向量，每个向量在内存的前1 kb(0000h-003 ffh)中占4个字节，其中包含此中断向量的服务程序的入口地址为前两个字节为IP，后两个为CS。中断类型代码*4是指向中断方向指标的指针，它将门户地址分别发送到CS和IP。中断处理完成后，恢复各个保留寄存器和标志位的状态，恢复IP和CS，以便CPU返回中断点并继续运行主程序。11.为什么在CPU相应中断时执行两个连续的中断响应周期？答：每个响应周期提供中断响应信号，第一总线周期通知中断请求设备，微处理器必须准备响应中断，准备中断类型代码，第二总线周期微处理器必须接受中断类型代码，以获得中断矢量，即中断服务程序的入口地址。12.在CPU和输入/输出设备之间传输的信息类别是什么？与CPU的外部总线有何关系？请画说明。答：信息，即数据信息、状态信息和控制信息。端口电路接口电路和I/O设备之间的数据、状态和控制信号通过CPU和接口电路之间的数据总线传输。CPU通过地址总线传输端口指定I/O地址。CPU和接口电路之间的控制总线用于控制CPU和接口、I/O数据传输。13.为什么要在分离或组合BCD代码的算术运算中使用适当的调整命令？是否可以单独使用调整命令？答：在分离或组合BCD代码的算术操作中，参与操作的数量以分离或组合BCD代码的形式显示，但CPU将它们计算为二进制形式，其结果也是二进制形式，因此必须将BCD代码形式的结果与相应的调整命令分离或合并。调整命令不能单独使用，必须与算术运算命令一起使用。这是因为调整命令本身没有算术运算功能，无法完成所需的计算任务。14.说明过程调用CALL和中断指令INT的响应过程的异同。答：在响应过程中，中断当前程序的运行，运行相应的子例程，然后返回到原始程序是相同的点。必须保护色标。另一点：换句话说，CALL指令在响应过程中仅保护断点，在调用结束时使用RET指令返回到断点位置。除了在响应过程中保护断点外，INT命令还会关闭中断(明确的IF标志)和保护字段(标志寄存器内容被堆栈保护压下)，从中断类型代码中获取中断服务程序门户地址，然后使用IRET命令返回到断点位置。15.中断控制器8259A的主要功能的简要说明是什么？答：8级优先级控制，可通过级联扩展到64级优先级控制；每个水平可以屏蔽或允许。在中断响应周期中，8259A提供了相应的中断向量，从而可以快速转到中断服务程序。有多种操作方式可以通过编程方式选择。16.8259A的特殊完全嵌套方法是什么？答：级联时使用：在8259A中有中断请求时，如果CPU响应，则不会阻止来自8259A的中断。也就是说，在8259A上，仍然可能发生优先级高于正在处理的源的中断(在完全嵌套模式下，此类中断将被屏蔽)。在中断源退出中断服务程序之前，确定软件是否是此8259A的唯一中断源。也就是说，在读取此8259A后，向ISR发送非特殊EOI，确定其是否为0，如果为0，则8259A的中断源是唯一的。否则，它不是唯一的来源。仅当重新读取的ISR为零时，向默认8259A发送另一个非特殊EOI命令会导致8259A中断。17.CPU读取中断控制器8259A的IRR、IRS和IMR三个寄存器的内容，您分别知道什么？答：IRR、中断请求寄存器、存储外部中断请求信号；IRS、中断服务寄存器、服务中断存储；IMR、中断掩码寄存器、IRR中相应中断源的屏蔽存储。级联18.8259A时，注，8259A的ICW3是如何设置的？8259A的级联信号CAS0到CAS2的作用是什么？答：当8259A级联时，主8259A的ICW3寄存器中的每个位为中断请求输入IR是否连接到从属设备。如果IR在8259A上连接，则ICW3寄存器的后3位是标识符，相当于连接到前5为0的主8259A的IR行的优先级编码。CAS0CAS2的作用：在CPU从8259A响应中断请求后，在中断响应信号的第一低脉冲期间，主8259A通过此信号线输出从8259A连接到主8259A的IR线的优先级代码，8259A的所有发射代码从级联线接收，并与自身ICW3的标识符进行比较。但是，8259A上只选择了其中一个，以便为CPU提供中断类型代码。19.概述了8086/8088中字符串操作命令的特征，并说明了命令REPNZ，SCASB终止的各种条件。答：特征：假设用寄存器SI对源操作数进行寻址，并且段地址位于当前段区域(段地址位于段寄存器DS中)。假设寄存器DI寻址的操作数，并且当前位于附加段区域(段地址位于段寄存器ES中)。两个地址指针在每次串操作后自动修改，但根据标志位DF修改为增量或减少单位。如果DF=0标志，则每次操作后增加SI和DI(字节操作加1，单词操作加2)。标志DF=1表示每次操作后减少SI和DI；任何命令前面加上重复作业前缀，就会重复该命令。可以完成字节字符串或字符串的基本操作。退出条件，即CX=0，字符串扫描结束后退出；或者，ZF=1，也就是说，如果发现文字相同，则结束；必须在REPNZ、SCASB后添加JZ或JNZ命令以区分两个不同的终止条件。20.接口和接口芯片是什么？8086/8088的主要界面是什么？各自的作用是什么？答：将接口、系统总线连接到设备的电路。将各种通用、专用和可编程接口电路集成到单个芯片上的接口芯片。主接口，即CPU和总线接口：总线控制逻辑；内存和总线接口：地址托管、解码电路、数据缓冲区和读/写电路；I/o设备和总线接口：I/o接口。21.简述了计算机数据输入和输出的两个过程。答：输入，即CPU通过地址总线给出其地址，从CPU控制信号寻址内存或外部内存，并将要输入的数据通过数据总线缓冲区发送到数据电缆，从而从CPU获取数据。输出，CPU通过地址总线提供其地址，将输出数据放置在数据总线上，根据CPU控制信号的作用，将输出数据通过数据总线缓冲区发送到寻址内存或外围设备。22.8086/8088命令系统的默认寻址方法是什么？对于每种寻址方法，请创建相应命令的示例。答：即时寻址方法：MOV AL，14H寄存器操作数寻址：MOV AL、BL内存操作数寻址方法：movd，bxI/O端口寻址：IN AL，20H冯诺依曼结构计算机的特点是什么？答：用二进制表示数据和命令。使用存储程序；由5个部分组成：运算器、控制器、内存和输入/输出设备。24.8086CPU在功能上分为几个部分？每个部分的构成是什么？各部分的功能是什么？答：执行单元EU由4个公共寄存器(AX、BX、CX、DX)、4个专用寄存器(BP、SP、SI、DI)、标志寄存器和算术逻辑部件ALU组成，负责执行和解码命令，并使用内部寄存器和ALU处理数据。总线接口单元BIU由四段寄存器(CS、DS、ES、SS)、命令指针寄存器IP、20位地址加法器和6字节命令队列缓冲组成，负责在8086CPU与内存和I/O端口之间传输信息。也就是说，在内存的指定部分将命令发送到命令队列缓冲队列，从内存指定区域提取执行命令所需的操作数将传递到EU部分。25.重置信号RESET到达时8086内部状态的特征是什么？系统在哪里执行命令？答：功能，即dSS、ES、SS、IP和f为0000H，CS为0FFFFH。开始执行。通常，交叉的JMP命令以0FFFF0为单位存储，以转至系统进程的实际开始。26.简要说明8086CPU最大和最小模式的含义，以及相应系统配置的差异。8288总线控制器和8089总线仲裁器的作用是什么？a:意思：最小模式：系统只有一个处理器，所有总线控制信号生成8086/8088，系统中总线控制逻辑电路较少。最大模式：系统包含两个或更多处理器，其中一个是主处理器8086/8088，另一个是协处理器，它帮助主处理器运行。差异：处理器数量为一个、两个或更多，控制信号由8086/8088直接生成，由8288形成其他控制信号硬件的大小分别为8284/8286和8288/8289。8288总线控制器的角色：配置存储访问或I/O访问的总线周期和所需的控制信号。8289总线仲裁器的作用：对高优先级总线主控设备的交叉总线权限。27.CPU和外围设备之间的数据传输方法是什么？每个都有什么特性？答：程序查找方法：数据输入/输出在主程序中完成，结构简单，浪费CPU时间，速度慢。中断模式：数据输入/输出在中断服务程序中完成，不执行循环查找，提高CPU效率，但仍由CPU通过程序传递，每个保护中断点，现场需要过多的命令，浪费时间空间；DMA方式(直接数据通道传输):DMA控制器控制完成内存和外部数据交换(不通过CPU)的3总线，可以完成批量数据传输，但不能处理数据。28.说明8259A一般屏蔽方式和特殊屏蔽方式的差异。答：一般：高优先级中断源在服务中断期间，将屏蔽其他低优先级或相同优先级中断源的所有中断。特殊：在所有中断请求(IMR屏蔽位除外)中，后续优先级总是最高的，OCW1中0的位无论优先级如何，都可以在任何情况下申请中断。29.简述CPU对中断的响应和处理过程，以及响应条件。答：响应和处理过程，即关闭中断(中断响应信号INTA)；同时发生)；保护中断(堆栈中的IP和CS)；保护现场(作为堆栈的每个寄存器内容和徽标状态)；提供中断入口地址，并转到相应的中断服务程序。断点和现场恢复(IP和CS堆栈)；中断和返回。设置中断请求触发器IRR，以便响应条件(即 READY信号保持到CPU采样)。中断屏蔽寄存器IMR设定；设定。中断时开放；当前命令执行结束。30.如果我按8259A配置多