微机原理与接口技术(楼顺天第二版)第六章习题解答

解决计算机原理和接口技术(建筑物顺天第二版)练习问题第六章公共汽车及其形成6.1 a:内部存储可以根据工作原理分为随机访问内存(随机访问内存或RAM)和只读内存(ROM)。随机存取记忆体。随机内存允许在指定的地址以相同的访问时间对所有地址存储或获取信息，以内存为单位。信息通过电信号写入内存，因此断电时RAM中的信息会消失。计算机运行的程序和数据等都存储在RAM中，修改程序或数据后，必须将其存储在外部存储中。否则，退出后信息将丢失。内存大小通常表示以KB或MB为单位的RAM大小。只读存储。只读存储是只读的，不能随意写入信息的存储。ROM的内容是在制造商生产时以特殊方式记录的，或使用特殊写入程序编写的。计算机关闭时，ROM中的信息不会丢失。计算机重新打开后，其中的信息保持不变，可以读取。ROM非常适合存储重要信息，如计算机启动的启动程序、启动后检测程序、系统最基本的输入和输出程序、时钟控制程序以及计算机的系统配置和磁盘参数。6.2 a:存储的主要技术指标包括存储容量、读写速度、非易失性和可靠性。6.3 a:选择内存芯片时，请注意是否与微处理器的总线周期计时相匹配。内存芯片上的文档可以确定最小读取周期tcyc(R)(读取周期时间)和最小写入周期tcyc(W)(写入周期时间)。如果微处理器的内存读写周期大于内存芯片手册的最小读写周期，则认为内存芯片符合要求。否则，必须选择其他更快的内存芯片。8086CPU的存储读取和写入周期需要4个时钟周期(基本总线周期)。因此，作为保守的工程估计，内存芯片的最小读取时间必须与以下表达式匹配：Tcyc (r) 4t-TDA-TD-t其中t是8086微处理器的时钟周期。Tda是8086微处理器的地址总线延迟时间。TD是由于各种因素造成的总线追加延迟。其中，tD应视为总线长度、附加逻辑电路、总线驱动器等引起的延迟总和。同样，内存芯片的最小写入时间必须满足以下表达式：Tcyc (w) 4t-TDA-TD-t6.4 a:完整地址解码、部分地址解码和线路选择。在完全地址解码方法中，CPU地址总线上的所有地址参与存储单元地址解码，存储单元地址是唯一的。在某些地址解码和线路选择模式下，如果CPU地址总线上的某些地址信号没有参与解码，则可以使用0或1，因此存储中的存储设备地址不是唯一的，而是重复的。6.5 a:用于数据总线的低8位偶数存储，高8位奇数存储；地址总线上的A19到A1同时寻址奇偶校验存储设备，地址总线上的A0仅与偶数地址存储设备连接，并与奇数地址存储设备连接。6.6 a: (1)1k1片，片上寻址：共10个字符；切片选择控制信号：共6个字符。(2)1k4片，片上寻址：共10个字符；切片选择控制信号：共6个字符。(3)4k8片，片上寻址：共12个字符；切片选择控制信号：共4个字符。(4)16k4片，片上寻址：总计14位；切片选择控制信号：共2个字符。6.7 a: (1)1k1片，片上寻址：共10个字符；切片选择控制信号：共10个字符。(2)1k4片，片上寻址：共10个字符；切片选择控制信号：共10个字符。(3)4k8片，片上寻址：共12个字符；切片选择控制信号：共8位。(4)16k4片，片上寻址：总计14位；切片选择控制信号：共6个字符。6.8 a: 32K=8000H，因此如果最大地址为4000H 8000H-1=BFFFH，则可用的最大地址为0BFFFH。6.9 a: 7FFFH-4000H 1=4000H=16KB，内存容量16KB。因为6.10 a: 6264的片容量为8KB。RAM存储总容量为03FFFH-00000H 1=4000H=16KB，因此需要两个6264芯片。连接图如图6.10所示。图6.10和8088系统总线连接图测试程序区段：MOV AX，0000HMOV DS，AXMOV SI，0MOV CX，16*1024MOV AL，55Hcmpl 3360 MOVSI，ALMOV BL，SICMP BL，ALJNE ERRORInc市LOOP CMPLMOV DL，0EEHJMP NEXTERROR: MOV DL，01HNEXT:.6.11 a: EPROM芯片的编程有两种方法：标准编程和快速编程。以标准编程方式，每次给定负脉冲时写入一字节的数据。向Vpp添加程序电压，向地址线和数据线提供程序单元的地址和相应数据，并将设置为=0，=1。信号稳定后，可以使用50ms5ms毫秒的负脉冲一次记录一个数据。写一个单位会降低，可以检查刚写的数据读取。快速编程使用100的编程脉冲依次写入所有要编程的单元，然后从头开始测试每个记录的字节。如果写错了，请重写这个单位。写完再检查，可以写错。EEPROM编程不需要提高电压或特殊擦除过程。并行线EEPROM操作类似于SRAM，写入时间约为5毫秒。串行EEPROM写入按时间顺序进行，分为字节写入和页面写入。6.12 a: 8088与最大系统存储读取和写入操作相关的信号线为地址总线、数据总线：控制信号：标题根据已知条件和74LS138解码器的功能设计的主板内部数据总线驱动电路如图6.12(a)所示，主板内部内存电路的连接电路图如图6.12 (b)所示。图6.12(a)主板内数据总线驱动电路图6.12 (b)主板内部内存电路的连接图6.13 a:Intel 2764的磁碟片段容量为8KB，位址为32KB。这表示四个地址区域重叠。即，在部分地址解码中，两个父地址行不参与解码(即，不参与解码)。如图6.13所示，地址解码电路和总线连接2764。图6.13地址解码电路和总线连接2764用于6.14 a: 2K8的英特尔6116 SRAM芯片形成11个地址针、8个数据针、4KB内存，需要2个6116芯片。2000H至3 ffffh为8KB，地址必须重复，需要使用一些地址解码方法。根据地址范围，A15到A13变为001，A12和A11用于扇区选择解码。图中，A11不参与解码，当A15A11为00100或0011时，选择上述6116芯片，因此上述6116芯片的地址范围为2000H 2FFFH是。如果A15至A11为0010或0011，则会选择下面的6116芯片，因此下面的6116芯片的地址范围为3000H至3FFFH。6.15 a: (1)00000H至01FFFH为8KB，03000H至03FFFH为4KB，因此总共需要6个ROM芯片(用于4K4)作为3个组。(2)6.16 a: (1) 7000h到7bfffh具有0C000H字节，即48KB，根据问题图，SRAM芯片为16K8。所以需要3个存储芯片；(2)三个芯片的地址范围分别为7000h至73 fffh，74000H至77FFFH，78000h至7 bfffh(3)6.17 a:程序如下：STARTADDR=2000HCHECKNUM=9000H代码段ASSUME CS:CODESTART: MOV AX，0；将分段地址寄存器DS设置为0000HMOV DS，AXMOV BX，STARTADDRMOV CX，CHECKNUMMOV DX，0；使用DX计算故障内存设备的数量MOV SI，1000H使用SI指定以错误字节为单位的地址存储地址XH: MOV AL，55HMOV BX，AL；写CMP BX，AL；读，比较JNZ ERRORMOV AL，0AAHMOV BX，ALCMP BX，ALJNZ ERRORJMP RIGHTERROR: INC DX错误字节增量1MOV SI，BX；将出错的字节数地址保存在以1000H开头的缓冲区中INC SIINC SIRIGHT: INC BX回路xhHLT代码endsEND START6.18 a: 73fffh-7000h 1=4000h=16k。Ntel 6264需要两个6264片，因为片容量为8KB，总RAM容量为16KB。与8086最低系统存储读取和写入操作相关的信号线为：地址总线，数据总线：控制信号：图6.18显示了此SRAM电路和8086系统总线的连接图。图6.18