第五章数电课后答案

时序逻辑电路练习题时序逻辑电路练习题 5.1 分析图 P5.8 的计数器电路，说明这是多少进制的计数器。十进制计数器 74160 的功能表见表 5.3.4。 5.2 分析图 P5.9 的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器 74LS161 的功能表如表 5.3.4 所示。 5.11 试分析图 P5.11 的计数器在 M=1 和 M=0 时各为几进制。 74LS160 的功能表同上 题。 5.12 图 P5.12 电路是可变进制计数器。试分析当控制变量 A 为 1 和 0 时电路各为几 进制计数器。74LS161 的功能表见题 5.10。 5.13 设计一个可控制进制的计数器，当输入控制变量 M=0 时工作在五进制，M=1 时工作在十五进制。请标出计数输入端和进位输出端。 解解 见图 A5.13。 5.15 试分析图 P5.15 计数器电路的分频比(即 Y 与 CP 的频率之比)。74LS161 的功 能表见题 5.10。 解解 利用与上题同样的分析方法，可得 74LS161(1)和 74LS161(2)的状态转换图如图 A5.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由 10011111 时， 给 74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由 01111111 循环。 整个电路为 63 进制计数器，分频比为 1:63。 5.16 图 P5.16 电路是由两片同步十进制计数器 74160 组成的计数器，试分析这是多 少进制的计数器，两片之间是几进制。74160 的功能表见题 5.10。 解解 第（1）片 74160 接成十进制计数器，第（2）片 74160 接成了三进制计数器。第 （1）片到第（2）片之间为十进制，两片中串联组成 7190 的二十进制计数器。 5.17 分析图 P5.17 给出的电路，说明这是多少进制的计数器，两片之间多少进制。 74LS161 的功能表见题 5.10。 解解 在出现 0=LD 信号以前， 两片 74LS161 均按十六进制计数。 即第 （1） 片到第 （2） 片之间为十六进制。当第（1）片计为 2，第（2）片计为 5 时产生 0=LD 信号，总的进制 为 5162183。故为八十三进制计数器。计数范围 00000001010010（83 进） 。 5.24 设计一个序列信号发生器电路，使之在一系列 CP 信号作用下能周期性地输 出“0010110111”的序列信号。 解解 可以用十进制计数器和 8 选 1 数据选择器组成这个序列信号发生器电路。若将 十进制计数器 74160 的输出状态 0123 QQQQ 作为 8 选 1 数据选择器的输入，则可得到数据 选择器的输出 Z 与输入 0123 QQQQ 之间关系的真值表。 若取用 8 选 1 数据选择器 74LS251（见图 A5.24（a） ） ，则它的输出逻辑式可写为 )()()()( )()()()( 0127012601250124 0123012201210120 AAADAAADAAADAAAD AAADAAADAAADAAADY + += 由真值表写出 Z 的逻辑式，并化成与上式对应的形式，则得到 )(0)()()( 012012301230123 QQQQQQQQQQQQQQQZ+= )()(0)()( 012301201230123 QQQQQQQQQQQQQQQ+ 令 A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7= 3 Q ，D3=D6=0， 则数据选择器的输出 Y 即所求之 Z。所得到的电路如图 A5.24(a)所示。 Q3 Q2 Q1 Q0 Z 0 0 0 0 0 0 0 0