数字电路复习提纲ppt课件_第1页
数字电路复习提纲ppt课件_第2页
数字电路复习提纲ppt课件_第3页
数字电路复习提纲ppt课件_第4页
数字电路复习提纲ppt课件_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电路总复习,课程的总体内容：一、预备知识；二、数字电路的分析；三、数字电路的设计；四、A/D和D/A转换；五、数字电路的器件；六、其他。,一、预备知识,数制与编码2.布尔代数,1.1数制与编码,数制：2进制、8进制、10进制、16进制相互之间的转换（以小数点为界）。编码：自然2进制码、格雷码；8421BCD码、余3码；原码、反码、补码；ASCII码；奇偶校验码等的定义和运算。,1.2布尔代数,基本运算：与、或、非。逻辑函数的表示：真值表；表达式；（最小项、最大项、最简与或、最简或与）卡洛图；逻辑图。（相互之间的转换关系）逻辑函数的化简：公式法（基本公式）；卡洛图法（未完全描述的逻辑函数化简）。三个规则：代入规则、反演规则、对偶规则。,二、数字电路的分析,1、组合电路分析门电路、中规模器件（地址译码器、MUX）。逻辑图表达式真值表逻辑功能。2、时序电路分析触发器、计数器、移位寄存器。摩尔型、米里型；激励方程、输出方程次态方程状态表、状态图波形图逻辑功能自启动性分析。,三、数字电路的设计,组合电路设计2.时序电路设计,3.1组合电路设计,过程：文字描述真值表、表达式化简逻辑图方法：最简与或式对应与非-与非电路；最简或与式对应或非-或非电路；最小项式对应译码器加与非门；最大项式对应译码器加与门；用MUX实现组合逻辑函数；（卡洛图降维法）最小项式对应用ROM实现；最简与或式对应用PLA实现。,3.2用触发器设计时序电路,过程：文字描述状态表、状态图激励方程、输出方程逻辑图文字描述：建立原始状态图和原始状态表；状态化简：减少状态的个数；状态分配：建立状态图和状态表；电路设计：选择触发器(D触发器、J-K触发器）；求出电路次态方程；求出激励方程和输出方程；画出电路图；是否具有自启动性。,3.3用中规模器件设计时序电路,四、A/D和D/A转换,A/D和D/A转换（续）,五、数字电路的器件,1、门电路参数：电平参数、噪声容限、扇出系数。类型：推拉结构、OC结构、三态结构。（输出端可否连接在一起）种类：与、与非、或、或非、与或非、异或。（多余输入脚的处理）2、中规摸组合电路种类：编码器、加法器、比较器、译码器、MUX、总线驱动器（特别注意使能端的连接）3、可编程电路种类：ROM、PLA（组合、时序）。,数字电路的器件（续）,4、触发器类型：基本RS触发器、时钟RS触发器、D触发器、J-K触发器、T触发器、T触发器。描述：特征方程、状态图、状态表。5、中规摸时序电路计数器：（74163）组成任意模计数器，组成序列发生器。移位寄存器：（74194），组成纽环计数器，组成序列发生器。6、RAM：扩展问题、地址线、数据线问题。,六、险相与竞争,1、险象分类逻辑险象、功能险象、动态险象。2、逻辑险象的判断与消除判断：卡洛图法
人人文库> 全部分类> 教育资料 > 作文作品

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论