数字钟实验报告

实验报告课程名称： 电子线路与数字逻辑 学生姓名： 许一 学 号： 专业班级： 信息安全173班 2018年 1 月 10 日 南昌大学实训报告学生姓名： 许一 学 号： 专业班级： 信息安173班 实训类型： 验证 综合 设计 创新 实训日期： 2018.1.10 实验成绩： 一、 实验项目名称可循环可调零数字钟逻辑电路模拟设计二、 实验目的1.熟悉各种数字电路元件的组合应用2.学习了解数码管、译码器及一些电路器件的逻辑功能和使用方法。3.学习掌握数字钟的设计及工作原理。熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法。4.学习熟练使用protel软件进行电子线路的原理线路设计。三、实训要求1.设计一个二十四小时制的数字钟，时、分、秒分别为二十四进制、六十进制、六十进制。2.数字钟能够准确地计时，并且能够调零3.数字钟可以循环计时，并且可以单独对时进位。4.数字钟可以调节时间三、 实训基本原理（附原理框图、原理图）数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。原理框图实际接线图 从上图可知，数字钟由以上各部分电路组成。振荡器产生的1Hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计: 数字钟接线图五、主要仪器设备、软件及耗材软件：ISIS 7 Professional74LS161 7片 74LS138 1片74LS151 5片 74LS48 1片 74LS00 7片 SW-ROT-3 1个六、实训步骤1.按图1用所需集成电路芯片及电路元件连接好电路，制成数字钟，并检查电路是否正确连接。2.进行对时、分的调时及对数子钟的停表、调零的试验，检测数字钟能否正常使用，能否循环计时，记录下试验过程中所遇问题并进行解决。3.保存文件并关闭软件七、调试过程及处理结果 未清零时钟效果图清零后的时钟效果图进行调分位时的时钟进行调小时位时的时钟2.0版试验模拟效果图一开始，发光二极管并未调零时的时间为，经过调零系统后，变成开始计时。调节脉冲为3000Hz经过不断进位后，当秒为60进制，分为60进制，时为24进制，且当二极管显示23时59分59秒后再经过一个脉冲后二极管全部清零。并可以实现小时位与分位的调节。但在小时位上存在清零缺陷，经过4次改版后任未解决。推测译码器处存在接线错误。问题描述：原版本小时位不清零，2.0改版后在小时位上个位3就会进位但会24清零，4.0改版后进位正常，要到30才清零。（24时LOAD处为低电平有效但不清零，故怀疑是译码器接线有错误）结论：除小时位清零，基本实现了数字钟的计时，清零，条件时间的功能。八、思考讨论题或体会或对改进实验的建议1.需要提前预习每个芯片的名称以及作用。2.连线的时候需要谨慎，后期线太多若是出错很难修改。3.检查接线错误时可以观察各引脚的信号做出判断。九、参考资料【1】Gary B.Levy,William Evans,John Ebner,et 【2】王毓银.数字电路逻辑设计M.北京:高等教育出版社,2007.【3】刘彩虹.陈秀萍.基于可编程器