wang第四章 组合逻辑电路2.ppt

1,第四章组合逻辑电路,4.1概述,4.2组合逻辑电路的分析方法和设计方法,4.3若干常用的组合逻辑电路,4.4组合逻辑电路中的竞争-冒险现象,2,1.组合逻辑电路的分析和设计方法。2.常用的中规模组合逻辑电路的工作原理和使用方法。3.竞争冒险现象。,本章目标要求,3,4.1概述,组合逻辑电路：任意时刻的输出，仅仅决定于该时刻的输入，而与电路原来的状态无关。,时序逻辑电路：任意时刻的输出，不仅决定于该时刻的输入，还与电路原来的状态有关。,一、组合逻辑电路的特点,4,例：图示电路中，任意时刻，只要A、B、CI的取值确定，则S和CO的值也随之确定，与电路过去的状态无关。,此为组合逻辑电路。,组合逻辑电路中不包含有记忆性的元件，在结构上不存在输出到输入的反馈通路。,5,二、组合逻辑电路逻辑功能的描述,框图：,逻辑式：,结构特点：组合逻辑电路中无存储单元。,6,4.2组合逻辑电路的分析方法和设计方法,4.2.1组合逻辑电路的分析方法,分析：给出逻辑图，分析输出与输入之间的逻辑关系。,步骤：1.根据逻辑图，写出逻辑表达式；2.化简逻辑式，以使逻辑关系简单明了；3.根据逻辑式，列出真值表，分析逻辑功能；,7,例：试分析图示电路的逻辑功能，指出该电路的用途。,8,功能分析：当D、C、B、A表示的二进制数小于或等于5时，Y0为1，当这个二进制数在6和10之间时Y1为1，当这个二进制数大于或等于11时Y2为1。故这是一个判别输入的4位二进制数数值范围的电路。,2.列出真值表,9,4.2.2组合逻辑电路的设计方法,设计：给出逻辑问题，设计逻辑电路,步骤：,一、进行逻辑抽象,分析事件的因果关系，确定输入变量和输出变量。,定义逻辑状态的含义。,列出真值表。,二、写出逻辑式,三、选定器件类型,门电路小规模集成电路SSI,数据选择器、译码器、加法器中规模集成电路MSI,可编程逻辑器件PLD大规模集成电路LSI,10,四、将逻辑函数式化简或变换成适当的形式,五、画出逻辑图,六、工艺设计,11,例：设计一个监视交通信号灯的逻辑电路，每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯点亮。而当出现其它五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。,解：,一、逻辑抽象,确定输入输出变量,输入变量：三盏灯的状态，用R、A、G表示,输出变量：故障信号，用Z表示,定义逻辑状态的含义,灯亮为1，不亮为0；发生故障为1，无故障为0,12,真值表,二、写出逻辑式,三、选定器件为SSI,四、化简,用卡诺图化简,五、画逻辑图,13,若要求用与非门实现，则需将逻辑式转换为与非与非式。,复习方法：两次求反，用摩根定理,逻辑图见右图。,若要求用与或非门实现，则需将逻辑式转换为与或非式。,复习方法：先化为最小项之和的形式，再利用,14,逻辑图见右图。,方法二：合并卡诺图中的0，然后求反,15,16,TTL与非门的外形,四2输入与非门,74LS20二4输入与非门,17,举例：A=1101,B=1001,计算A+B,0,1,1,0,1,0,0,1,1,二进制加法运算,4.3若干常用的组合逻辑电路,4.3.4加法器（Adder）,18,加法运算的基本规则：,（1）逢二进一。,（2）最低位是两个数最低位的相加，不需考虑进位。,（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。,（4）任何位相加都产生两个结果：本位和、向高位的进位。,19,加数,本位的和,向高位的进位,一、1位加法器,1.半加器(完成2个1位二进制数相加，不考虑低位来的进位),20,Ai-加数；Bi-被加数；Ci-低位的进位；Si-本位和；Ci+1-进位。,逻辑状态表,2.全加器(完成2个1位二进制数相加，考虑低位来的进位),21,半加和,所以：,22,全加器逻辑图,逻辑符号,23,全加器74LS183的管脚图,双全加器,24,二、多位加法器,功能：实现多位二进制数的相加,例：A3A2A1A0+B3B2B1B0=COS3S2S1S0,0101+1101=10010,1.串行进位加法器,原理：先进行最低位A0B0的加法，得出S0和CO0，CO0送到第二个加法器的CI端，进行A1B1的加法，以此类推。,25,特点：电路简单，连接方便。速度慢。（因为每一位的运算都要等到低一位运算完，才能进行，因此又称串行进位加法器）,2.超前进位加法器,串行速度慢的原因是因为要先算出前级的进位，才能进行后级的计算，那么能不能在一开始就事先知道每一级的进位呢?,CI1A0B0CI0CI2A1B1CI1A1B1A0B0CI0CI3A2B2CI2A2B2A1B1A0B0CI0CI4A3B3CI3A3B3A2B2A1B1A0B0CI0,26,4位超前进位加法器74283,注：和数信号和进位信号是同时产生的，不必逐级传输，速度快运算时间的缩短是以增加电路的复杂程度换得的，i越大，CIi的电路越复杂。,27,加法器的级连,集成二进制4位超前进位加法器,扩展应用,28,用加法器设计组合电路,当组合电路的输出等于输入变量与常量或变量之和时，可用加法器实现,例：设计一个代码转换电路，将8421BCD码转成余3码,解：分析题意得真值表,29,用二进制全加器将两个8421BCD码相加时，其和是二进制码。当和数小于等于9时，842lBCD码与二进制码相同。但当和数大于9时，8421BCD码产生进位(逢十进一)，而二进制码是逢16进1，所以用二进制全加器对两个842lBCD码相加后，需要将二进制表示的和数转换成8421BCD。,2）加法器的应用：用283实现1位8421BCD的加法运算,30,2）加法器的应用：用283实现1位8421BCD的加法运算,结论：当和N109，即二进制数(1001)2时，二进制码与BCD码相同；当和N1010，即二进制数(1010)2时，个位的BCD码要进行6调整，有进位时，构成十位上的运算数据。,例:8+9=17,1000+)100110001,+)0110,10111,例:7+6=13,0111+)01101101,+)0110,10011,8421码运算举例:,用校正电路判断是否需要调整并进行校正,31,十进制数018的几种代码表示,结果需要调整，其调整条件为：DC=C4+S3S2+S3S1,2个1位8421BCD的加法运算，最大数为1001100110010,调整后,调整前,1)当DC=1时，应加6(0110)即得到正确的BCD结果；同时，DC也是结果BCD的进位输出。,BCD码相加，其和的二进制码。,32,完成二进制数相加操作,完成和的修正操作,用两片4位二进制加法器74LS283构成8421BCD码加法电路。,33,补充：二进制减法运算,在数字系统中，二进制减法运算通常变为补码加法运算。,符号数的减法运算规则：被减数为补码；对减数进行所有位（包括符号位）的求补运算；所得的结果再和被减数相加，忽略最后产生的进位，就可以得到差。差也是补码的形式。,34,Example:00001000（+8）-00000011（+3）,00000011带符号求补的结果为：,11111101,00001000,+11111101,100000101,Example:00001100（+12）-11110111（-9）,11110111带符号求补的结果为：,00001001,00001100,+00001001,00010101,35,二进制减法运算,在数字系统中，二进制减法运算通常变为补码加法运算。,A-B原=A-B补补=A补+-B补补,通过求反运算完成求补运算。,求反电路：利用异或门实现,因为：,M=0时输出与输入相同M=1时输出为输入的反码。,36,用74LS283构成的二进制减法电路,验证：(+3)(+4),(+3)(-4),(-3)(+4),(-3)(-4),A补,B补,A补+-B补,A补+-B补补,A-B原,37,减一个数等于加这个数的补码，补码等于反码+1，故,引进中间变量Z,解：,试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的门电路。,38,4.3.1编码器（Encoder）,编码器的功能：把输入的每一个高（或低）电平信号编成一个对应的二进制代码。,用文字、符号或数码表示特定对象的过程称为编码。在数字系统中用若干位二进制代码表示有关的信号。实现编码操作的数字电路就是编码器。如计算机的111键盘。,39,分类：,输出,功能,代表09十个数字,40,一、二进制普通编码器,特点：任一时刻只允许输入一个有效编码信号，否则输出发生混乱,功能：当I0=1，其它为0时，输出Y1Y0=00当I1=1，其它为0时，输出Y1Y0=01当I2=1，其它为0时，输出Y1Y0=10当I3=1，其它为0时，输出Y1Y0=11,例：2位二进制普通编码器（4线2线编码器）,41,真值表：,其它的含义：任意时刻只允许输入一个有效编码信号，即其它的情况是不允许出现的，对应的最小项为约束项，故对应的输出为。,用卡诺图化简,42,逻辑电路：,8线3线编码器,功能：当I0=1，其它为0时，输出Y2Y1Y0=000当I1=1，其它为0时，输出Y2Y1Y0=001当I7=1，其它为0时，输出Y2Y1Y0=111,43,真值表：,用卡诺图化简，得：,44,逻辑电路：,普通编码器的局限性：,任一时刻只允许输入一个有效编码信号，否则输出将发生混乱。,例：I3、I5同时输入1、1，则：Y2Y1Y0=111与I7的编码混淆。,45,二、二进制优先编码器（BinaryPriorityEncoder）,特点：允许同时输入几个编码信号，编码器只对优先级别高的输入进行编码。,例：83线优先编码器74HC148,基本功能：允许同时输入几个信号，但对级别最高的输入编码。,46,结论：实现了优先编码的功能。,1.基本功能,工作原理分析：,74HC148的真值表：,注意：输入低电平有效，输出是二进制反码，故符号中带圈。,47,2.控制功能,为选通输出端,为扩展端,只要有一个为0，且时，,故表示，“电路工作，而且有编码信号输入”。,48,解：根据题意，该编码器输入信号与编码输出的关系如下：,49,因原码输出，故输出应反相，并将两片的输出相或，作低位输出。,每片只有8个输入，故16个输入分别接2片。,50,先非后或等于先与后非,51,三、二-十进制优先编码器,二十进制优先编码器74HC147，输入低电平有效，反码输出。,真值表见表4.3.3（P173）。自学,二-十进制编码器是将代表十进制数的10个输入信号分别编制成对应的BCD代码输出的电路。,52,74HC147,S0S1S2S3S4S5S6S7S8S9,0123456789,1k*10,+5v,Y3,Y2,Y1,Y0,十键8421码编码器的逻辑图,53,二进制译码器2/4线，3/8线，4/16线等二-十进制译码器8421BCD/十，余3/十，格雷码/十等显示译码器驱动显示器件,译码编码逆过程，将二进制代码的原意“翻译”出来，还原成原特定含义的信息。即每组代码有一个相应输出端为有效（高/低）电平，其余输出端为无效（低/高）电平。,分类按功能不同，分为:,4.3.2译码器（Decoder）,译码是将每个输入的二进制代码译成对应的输出高、低电平信号,54,一、二进制译码器,例：3-8线译码器,将n种输入的组合（n位二进制代码）译成2n种电路状态（高低电平信号）。也叫n-2n线译码器。,55,例：3-8线译码器74HC138,基本功能：,注意：输出低电平有效,扩展功能：,56,功能分析：,.,74HC138的真值表,m0m7为A2A1A0的8个最小项,说明译码器是多输入、多输出组合逻辑电路，每个输出对应一个n变量最小项也称最小项发生器。,57,扩展功能：,片选功能,级联扩展,解：,分析题意即要求实现图示功能：,58,用真值表表示即：,两片的A0、A1、A2分别相连作低位输入D0、D1、D2,高位输入D3怎么办？,实现方法：,59,验证：,60,D3D2D1D0=00000111,D3D2D1D0=10001111,另一种接法：,61,用真值表表示即：,62,四片的A0、A1、A2分别相连作低位输入D0、D1、D2,实现方法,高位输入的设计,故可将D4D3接24线译码器，译码器输出接各片S1,从真值表看出：D4D3与各片S1的关系如表，此为译码关系。,63,74HC139管脚图,一片74HC139中含两个2-4线译码器,64,74HC139的功能表,“”表示低电平有效。,65,二、二-十进制译码器（又称4线-10线译码器）,将输入BCD码的十个代码译成十个高、低电平信号,例：二十进制译码器74HC42，输出低电平有效。,自学,真值表见表4.3.6（P178）,66,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,8421码,三、显示译码器,67,1.七段数码管（简称LED）,七段发光二极管,例：当a、b、g、e、d段发光，其它段不发光时，显示2,内部结构,共阴极（例BS201A）,使用时，公共阴极接地，各阳极接控制信号，当控制信号为高电平，发光，低电平时不发光。有时需接限流电阻。,BS201A,68,共阳极（例BS204A）,使用时，公共阳极接高电平，各阴极接控制信号，当控制信号为低电平时，发光，高电平时不发光。,69,七段显示译码表,a,b,c,d,f,g,A3A2A1A0abcdefg,00001111110,00010110000,01000110011,e,（共阴极接法）,01011011011,01101011111,01111110010,00111111001,00101101101,10001111111,10011111011,70,2.BCD七段显示译码器,BCD七段显示译码器能将8421BCD码译成能够控制七段显示器显示数字的输出信号。,基本功能：真值表见表4.3.7（P182）,A3A2A1A0=0001时，YbYc=11，其它为0，可控制共阴极数码管显示1,A3A2A1A0=1001时，YaYbYcYfYg=111111，YdYe=00，可控制共阴极数码管显示9,.,71,扩展功能,72,7448应用举例:,无效0消隐电路设计：(1)显示结果直观醒目；(2)降低功耗。,73,例：用7448驱动共阴极的数码管,输出端等效电路,外接电阻用来增加驱动电流提高亮度。,74,用74HC247驱动共阳极数码管BS204,75,四、译码器的应用,1.地址译码,在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信号A送到译码器的输入，译码器的输出Y接相应的地址外设的使能端，则对应于地址信号的一组代码、可选中且仅选中一个地址外设。,76,例：利用译码器分时将采样数据送入计算机。,77,工作原理：（以A0A1=00为例）,脱离总线,78,2.用译码器设计组合逻辑电路,例：38译码器74HC138的输出,用译码器设计组合电路的根本原因在于译码器的输出对应输入变量的全部最小项，而任一逻辑函数均可表示为最小项之和的形式。,增加适当的门电路可以将这些最小项相或，得到最小项之和的表达式，实现三变量的组合逻辑电路。,79,例：试利用38线译码器74HC138实现一组多输出的逻辑函数,解：将逻辑式化成最小项之和的形式,80,将输入ABC接74HC138的A2A1A0，并增加四个与非门即可得到Z1Z4的电路。,n-2n线译码器，包含了n变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于或等于n的组合逻辑函数。,81,例：用74HC138实现一位全加器。,82,功能：将一路输入数据分时分别送到多路输出通道输出，即一路数据输入，多路输出。,1个数据输入端；2n个数据输出端；n个地址输入端（控制端）;,数据分配器（Demultiplexer）,83,将74HC138型译码器改接为8路分配器,说明：,84,4.3.3数据选择器（Multiplexer）,一、数据选择器的工作原理,在地址选择信号的控制下，能从多路输入数据中选择一路数据传送到输出端的电路。,输入:2n路数据和n位地址。,输出:1位数据。,地址：选择哪个数据的控制信号。,控制信号,输入信号,输出信号,数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。,85,双4选1数据选择器74HC153,74HC153功能表,带系数的地址变量的全体最小项之和,86,三态使能控制端,输出端,数据输入端,选择控制端,双四选一集成数据选择器74HC153,管脚图,选择控制端,数据输入端,输出端,三态使能控制端,87,分析题意既要求实现图示功能：,级联,例：用两个4选1数据选择器组成一个8选1数据选择器。,解：,选择双4选1数据选择器74HC153,88,两个数据选择器的A0、A1分别相连作低位地址A0、A1,高位地址A2怎么办？,将输出相或,两个数据选择器共8个输入作输入D0D7,89,二、用数据选择器设计组合电路,用数据选择器设计组合电路的根本原因在于，其输出是带系数的输入变量的全体最小项之和的表达式，而任一逻辑函数均可表示为最小项之和的形式。,对应函数所含的mi项,使数据选择器的Di=1，对应函数所不含的mj项,使数据选择器的Dj=0，则数据选择器的输出与函数相等（即：使函数卡诺图与数选器卡诺图完全一致）。,思路:,90,例：用8选1数据选择器74HC151实现三变量逻辑函数,将ABC与A2A1A0对应，并变换成数据选择器输出的形式,将两式比较，可知：令D0=1，D1=0，D2=0，D3=1，D4=0，D5=1，D6=0，D7=1，A2=A，A1=B，A0=C，则Z=Y。,91,D0=D3=D5=D7=1，D1=D2=D4=D6=0A2=A，A1=B，A0=C,92,例：试用4选1数据选择器实现交通信号灯监视电路,解：由前例知交通信号灯监视电路的逻辑式为,93,由上例可看出，用一片4选1数据选择器可以产生三变量逻辑函数；用一片8选1数据选择器可以产生四变量逻辑函数；用一片2n选1数据选择器可以产生n+1个变量的逻辑函数；,94,例：利用双4选1数据选择器构成一位全加器。,解：,D0=0，D1=CI，D2=CI，D3=1，A1=B，A0=A,95,D0=0，D1=CI，D2=CI，D3=1，A1=B，A0=A,S,CO,96,用数据选择器来实现逻辑函数时，应注意以下几点：,1当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。,2当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。,3一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。,97,4.3.5数值比较电路（MagnitudeComparator）,一、1位数值比较器(比较两个1位二进制数的大小),功能：AB时，Y(AB)=1，其它为0A=B时，Y(A=B)=1，其它为0AB时，Y(AB)=1，其它为0,真值表,逻辑式,98,逻辑图：,逻辑式,99,二、多位数值比较器(比较两个多位二进制数的大小),例：A=1001，B=1101，则Y(AB)=0；,比较原理：自高而低逐位比较，只有当高位相等时，才需比较低位。,例1：A=0110，B=1010，显然，A3B。,100,逻辑式：,Y(A=B)=(A3B3)(A2B2)(A1B1)(A0B0)I(A=B),I(AB)是来自低位的比较结果。,101,4位数值比较器74LS85,基本功能：由输入端和输出端完成4位数的比较。,扩展功能：利用控制端I实现级联扩展，完成4位以上数的比较。,没有来自低位的比较结果时，应令：I(AB)=0，I(A=B)=1,注意：不同的数值比较器产品，可能电路结构形式不同，因此扩展输入端的用法可能不完全一样。,102,扩展功能：（用两片4位比较器级联实现8位数比较）,例：比较C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。,方法：低4位接第(1)片输入，高4位接第(2)片输入；第(1)片输出接(2)片扩展控制端；第(2)片输出作总输出。,103,在上述接法下，当高4位不等时，输出决定于高4位；当高4位相等时，输出决定于I，而I接低4位输出，即决定于低4位。,例1：C=10000001，D=11000001，则Y(CD)=0；,即：Y(CD)=I(AB)2=Y(AB)1,例2：C=10000001，D=10001000，则Y(CD)=0；,104,4.4组合逻辑电路中的竞争-冒险现象,4.4.1竞争-冒险现象及其成因,例1：Y=AB当A=1，B=0时，Y=0；当A=0，B=1时，Y=0；当A由1变0，B由0变1时，若B变得快，则Y出现不应有的毛刺1。,毛刺1,例2：Y=AB当A=1，B=0时，Y=1；当A=0，B=1时，Y=1；当A由1变0，B由0变1时，若A变得快，则Y出现不应有的毛刺0。,毛刺0,105,产生毛刺的原因：两个输入信号同时向相反的逻辑电平跳变，但快慢不同，我们把这种现象称作竞争。,有竞争，有可能产生毛刺，但不一定产生毛刺，如例1中，A变得快，则不会出现毛刺。,由于竞争而在电路输出端产生与逻辑电平相违背的尖脉冲现象叫做竞争-冒险现象。,毛刺的危害：毛刺虽然很窄，但是会使后面的电路产生错误输出，故应避免。,106,毛刺产生原因,静态逻辑冒险举例,一般情况产生1型险象产生