寄存器实验报告

寄存器实验报告1、实验目的1.了解寄存器分类方法，了解各种寄存器的工作原理。2.学习如何使用Verilog HDL语言设计两种类型的寄存器。二、实验设备一台PC计算机、一个TD-EDA实验箱、一个SOPC发射板。三、实验内容寄存器的二进制位可以通过两种方式移动或移动寄存器。第一种方法是以串行方式一次移动一个数据。这种方法称为串行SIF ter，线路较少，但需要更多的时间。第二种方法是以并行方式(称为并行Shifting)同时移动数据。此方法的线路更复杂，但数据传输速度更快。因此，根据移位寄存器的数据出入方式，移位寄存器可以是串行输入串行输出移位寄存器、串行输入并行输出移位寄存器、并行输入串行输出移位寄存器、并行输入串行输出移位寄存器该实验使用Verilog HDL语言设计8位并行输入串行输出右移位寄存器和8位串行输入并行输出寄存器，并将它们分别下载到插针分配和电路板以进行功能验证。4、实验阶段1.并行输入串行输出移位寄存器实验阶段1)。运行Quartus II软件，FileNew Project Wizard菜单、项目名称和顶层文件名称为SHIFT8R，并在“设备设置”对话框中选择Cyclone系列EP1C6Q240C8芯片以创建新项目。2.)FileNew菜单以创建Verilog HDL说明语言设计文件，然后打开文本编辑器界面。3.)在文本编辑器界面中编写Verilog HDL程序。源程序如下：Module SHF it8r (din，r _ ST，clk，load，dout)；input733600din；Input clk、r_st、loadOutput doutReg doutreg733600tmp；Always (posedge clk)If(！R_st)Begindout=0；EndElseBeginIf(加载)BeginTmp=dinEndElseBegintmp6:0=tmp733691；tmp7=0；Enddout=tmp0；EndEndmodule4)。选择FileSave As菜单创建的VHDL设计文件是项目顶级文件名SHIFT8R .另存为v。5)。选择ToolsCompiler Tool菜单编译源文件。编译后没有错误，模拟波形文档SHIFT8R。建立VWF。选择“工具模拟工具”菜单进行模拟。模拟计时：功能模拟：6)。分析模拟结果，如果模拟正确，请选择“指定编辑器”菜单，然后对项目执行锁定指定。分配结果显示在下表中接脚名称接脚顺序接脚顺序接脚名称Din0PIN_175Din6PIN_181Din1PIN_176Din7PIN_182Din2PIN_177罗德PIN_194Din3PIN_178ClkPIN_28Din4PIN_179R_stPIN_3Din5PIN_180德特PIN_27)。选择“ToolsCompiler Tool”菜单，然后单击“Start”按钮以生成SOF文件，从中可以编辑项目并将其配置为FPGA。8)。使用TD-EDA实验系统和SOPC开发板将ByteBlaster II下载电缆插入SOPC开发板的JTAG下载界面，如图3-6-1所示。确认布线正确后，打开电源。9)。在Quartus II软件中，选择ToolsProgrammer菜单配置芯片。10)配置完成后，验证移位寄存器的正确性。串行输入并行输出寄存器实验阶段1)。运行Quartus II软件，FileNew Project Wizard菜单、项目名称和顶层文件名称为SHIFT8，并在“设备设置”对话框中选择Cyclone系列EP1C6Q240C8芯片以创建新项目。2)。选择“文件”菜单创建Verilog HDL说明语言设计文件，然后打开文本编辑器界面。3)。在文本编辑器界面中编写Verilog HDL程序。源程序如下：模块shift 8 (din、clk、r _ ST、dout)；Input clkInput r _ stInput dinoutput733600dout；reg733600dout；reg733600tmp；integer I；Always (posedge clk)If(！R_st)Begintmp7:0=8b 0000000；EndElseBegintmp7=din；for(I=1)；I=7；I=i 1)tmp7-I=tmp8-I；dout733600=tmp733600；EndEndmodule4)。选择“另存为”菜单创建的VHDL设计文件是项目的顶级文件名SHIFT8 .另存为v。5)。选择ToolsCompiler Tool菜单编译源文件。编译后没有错误，模拟波形文档SHIFT8。建立VWF。选择“工具模拟工具”菜单进行模拟。模拟计时：功能模拟：6)。分析模拟结果，如果模拟正确，请选择“指定编辑器”菜单，然后对项目执行锁定指定。分配结果见表3-6-2接脚名称接脚顺序接脚名称接脚顺序ClkPIN_28德特4PIN_6DinPIN_175德特5PIN_7脏0PIN_2德特6PIN_8脏1PIN_3德特7PIN_11脏2PIN_4R_stPIN_12脏3PIN_57)。选择“ToolsCompiler Tool”菜单，然后单击“Start”按钮以生成SOF文件，从中可以编辑项目并将其配置为FPGA。8)。使用TD-EDA实验系统和SOPC开发主板将ByteBlaster II下载电缆插入SOPC开发主板的JTAG下载界面，如图3-6-2所示。确认布线正确后，打开电源。9)。在