模拟电子电路第4章答案

4.1贫化mos fet结构与改进MOS fet结构的差异简述；对于适当的电压偏移(VDS0V、VGSVT)，绘制p通道加强MOS fet，简述通道、电流方向和产生的耗尽区域，并概述其工作原理。解决方案：耗尽fet在制造过程中预先在基板顶部形成通道，连接源区域和泄漏区域。也就是说，耗尽fet不使用额外电压，而是创建通道。增强的fet需要额外的电压VGS生成通道。随着VSG的逐渐增加，浇口下的基板表面积累了更多的孔，当腔的数量达到一定水平时，浇口下基板表面腔的浓度超过电子浓度，形成了连接源区域和泄漏区域的“新p型区域”。此时，在源极和泄漏极之间添加负电压，孔将沿着新的p型区域从源区域定向到泄漏区域，形成电流，这称为泄漏电流。在一定的情况下，继续增加会相应减少，几乎泄漏的通道深度会进一步减少，直到通道预剪辑脱落并进入饱和区域。电流不再随的变化而变化，而是恒定的值。考虑4.2 n通道MOSFET=50A/V2、Vt=1V和W/L=10。在以下条件下找到泄漏电流：(1)VGS=5V和VDS=1V；(2)VGS=2V和VDS=1.2V；(3)VGS=0.5V和VDS=0.2V；(4)VGS=VDS=5V。(1)根据条件，fet操作位于可变电阻区域。=1.75mA(2)根据条件，场效应管工作处于饱和区域。=0.25mA(3)根据条件，场效应管工作在截止日期，(4)根据条件，场效应管工作处于饱和区=4mA4.3两个fet是使用图4.1所示的输出特性曲线进行实验测量的，确定类型并确定夹电压或开路电压值。图问题4.1图(a)P通道耗尽类型图(b) P通道增强功能4.4一个NMOS晶体管有Vt=1V。VGS=2V时，电阻rDS为1kW。要制作RDS=500W，VGS是多少？当晶体管的w等于原始w的一半时，查找其电阻值。解决方案：正如主题中所示，晶体管在可变电阻区域内工作。当时，常识是那时候，当晶体管的w等于原始w的一半时，当VGS=2V时，当晶体管的w等于原始w的一半时，当VGS=3V时，绘制4.5 (1) p槽接头fet的基本结构。(2)在悬垂和源极之间添加适当的偏移，绘制VGS=0V的耗尽区域，并概述了工作原理。解决方案：(1)(2)使用4.6欧姆表中的两个测试条分别连接JFET的漏极和源极，将电阻测量为R1，将红色条(负电压)连接到栅极，显示电阻与R1相似，黑棒(正电压)连接到栅极，电阻表电阻为R2，R2 R1是场电阻为n通道还是p通道解决方案：低阻抗、高阻抗、实时传导，因此管是p通道JFET。4.7在图4.2所示的电路中，晶体管VT1和VT2具有Vt=1V，流程互导参数=100A/V2。假设L=0，在以下情况下查找值V1、V2和V3:(1)(w/l)1=(w/l)2=20；(2)(W/L)1=1.5(W/L)2=20。图问题4.2(1)解决方案：因为(w/l)1=(w/l)2=20；如果电路左右完全对称都有，可以得到在饱和区域工作的电路的两个管道。以下是：(2)解决方案：因为(W/L)1=1.5(W/L)2=20同时可以获得：有。，可以得到在饱和区域工作的电路的两个管道。以下是：4.8 fet放大器如图4.3所示。(W/L)=0.5mA/V2，(1)静态工作点计算q；(2)找到Av、Avs、Ri和Ro。图问题4.3解决方法：(1)、考虑放大器应用程序时，fet必须在饱和区域工作。常识如下。好吧，当时fet终止了。所以，(2)，忽略冰冻效果4.9图问题4.4中所示电路的FET，静态IDQ=0.64mA，(w/l)=0.5m/v2要求：(1)源极电阻r应选择多少？(2)电压放大Av，输入电阻Ri，输出电阻ro；(3) C3虚拟焊缝打开时，Av、Ri、Ro是多少？图问题4.4解决方案：(1)(2)，忽略冰冻效果(3)=1.2如图4.5所示，4.10总源放大电路被称为MOSFET的nCoxW/2L=0.25mA/V2，每个电容对信号可以被视为短路。(1)静态IDQ、VGSQ和VDSQ；(2)Av、Ri、Ro。图问题4.5解决方法：(1)、考虑放大器应用程序时，fet必须在饱和区域工作。常识如下。好吧，当时fet终止了。所以，(2)，忽略冰冻效果4.11对于图4.6所示的固定偏移电路：(1) IDQ和VGSQ由数学方法确定。(2)找到VS、VD、VG值。图问题4.6解决方案：(1)假设JFET在饱和区域中工作，则：(2)、4.12对于图问题4.7中所示的分压偏压电路，VD=9V:(1)id；(2)VS和VDS；(3)VG和VGS。图问题4.7而且，-1.48v时4.13如图4.8所示，查找放大电路的小信号电压增益、输入电阻和最大允许输入信号。此晶体管具有Vt=1.5V、(W/L)=0.25mA/V2、VA=50A。假设耦合电容足够大，等于在注意的信号频率下短路。图问题4.8解决方案：等效线路，如图所示邮报因为上面的交流电流可以忽略为了计算输入电阻，首先考虑输入电流(此处还可以使用米勒定理)，最大允许输入信号取决于饱和区域条件下的fet操作。也就是说考虑4.14图表标题4.9所示的FET放大器。其中Vt=2V、(W/L)=1mA/V2、VGS=4V、VDD=10V和RD=3.6kW(1)查找DC组件ID和VD；(2)计算偏移点处的GM值。(3)电压增量值计算av；(4)如果MOSFET具有l=0.01 v1，则查找偏移点处的ro并计算源电压增益Avs。图问题4.9解决方案：(1)邮报(2)(3)(4)4.15图4.10表示分割偏置电路，其中Vt=1V，(W/L)=2mA/V2。(1) ID、VGS寻找；寻找。(2)如果VA=100V，请查找GM和ro。(3)假设信号频率的所有电容等于短路，绘制放大器完整的小信号等效电路。(4)找到Ri、Ro、vo/vgs和vo/vsig。图问题4.10解法：(1)假设电路在饱和区域中运作而且，即可从workspace页面中移除物件(2)、(3)(4)4.16设计图问题4.11中显示的p通道EMOSFET电路的RS，RD。设备必须在饱和区域工作，ID=0.5mA，VDS=1.5v。已知pCoxW/(2L)=0.5mA/V2，Vt=1v，l=0。图问题4.11解决方案：4.17在图4.12电路中，NMOS晶体管为|Vt|=0.9V，VA=50A，(W/L)=0.25mA/V2，并且VD=2V工作。电压增益vo/vi是多少？假设电流源内部电阻为50千瓦。图问题4.12解决方案：根据电路结构，fet在饱和模式下工作因为上面的交流电流可以忽略为了计算输入电阻，首先考虑输入电流(此处还可以使用米勒定理)，4.18对于图4.13中所示的公用浇口回路：(1) Av和gv决定；(2)RL变为2.2千瓦，计算Av和Avs，并说明RL的变化如何影响电压增益；(3)计算Rsig为0.5千瓦(RL为4.7千瓦)以及Av和Avs，以说明Rsig中的更改如何影响电压增益。图问题4.13。解决方案：(1)等效回路如下图所示=3.88(2)当RL变为2.2千瓦时=1.52RL减少时，Av和Avs都减少，反之亦然。(3)如果Rsig等于0.5千瓦(RL等于4.7千瓦)Rsig减少时，Av保持不变，Avs增加。反之亦然。4.19计算也包括级联放大器的直流偏压、输入电阻、输出电阻和输出电压，如4.14所示。如果输出端负荷为10kW，则将计算相应的负荷电压。已知连接fet，输入信号电压有效值为10mV。图问题4.14解决方案：(1)双级放大器具有相同的直流偏置。而且，考虑放大器应用程序时，fet必须在饱和区域工作。常识如下。好吧，好吧，(2)、第二层没有荷载对于一级放大器，可以得到同样的好处级联放大器的增益如下输出电压为负载10kW两端的输出电压为4.20图问题4.15中所示回路的MOSFET包含Vt=1V，(W/L)=0.8mA/V2，VA=40V，图问题4.15(1)静态工作点IDQ、VGSQ寻找；寻找。(2)求偏置点的GM和ro值。(3)如果节点z接地，则节点x接收