第三章--组合逻辑电路PPT课件

.,1,第三章组合逻辑电路,本章的重点：1组合逻辑电路在电路结构和逻辑功能上的特点；2组合逻辑电路的设计方法；3常用中规模集成组合电路器件的应用；4竞争冒险现象及其成因，消除竞争冒险现象的方法。本章的难点：这一章没有可以算得上是难点的内容。书中给出的所有MSI器件的内部逻辑电路都不需要记忆，能读懂就行。,.,2,第三章组合逻辑电路,3.1概述,一、组合逻辑电路,数字电路按逻辑功能可分为两大类1.组合逻辑电路2.时序逻辑电路,在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。,.,3,二、逻辑功能的描述,y1=f1(a1,a2,an)y2=f2(a1,a2,an).ym=fm(a1,a2,an),Y=F(A),逻辑图、函数式或真值表均能描述，这里用函数式说明：,.,4,三、本章重点：1.组合逻辑电路的分析；2.组合逻辑电路的设计；3.常用电路；,常用电路包括：1.编码器2.译码器3.数据选择器4.加法器5.数值比较器,4.组合电路中的竞争冒险现象。,.,5,3.2组合电路的分析方法和设计方法,一、分析方法,方法：逐级写出逻辑函数式。,C=AB,右图电路,.,6,二设计方法,真值表,例：交通信号灯故障检测电路。要求在非“只有一只灯亮”时给出出错信号。,为求真值表，首先进行逻辑抽象。用R代表红、A代表黄、G代表绿；用1表示灯亮，“0”表示灯灭；用Z表示输出，且“1”表示有故障。,函数式,解：,1.真值表,步骤：,1.真值表,2.函数式,3.逻辑图,.,7,得到真值表：,2.函数式注意：在用门电路（即SSI）实现时要注意：第一，把函数式划成所用门要求的形式；第二，要把函数式划成最简。为此，要尽量使用卡诺图。,得到函数式：,若用与非门：,.,8,3.逻辑图：,.,9,3.3若干常用的组合逻辑电路,一、编码器（ENCODOR),用二值代码表示具体事物。如：用0101表示十进制数5。,编码器分为普通编码器和优先编码器。,（一）普通编码器,普通编码器任何时刻只允许一个输入有效。,以3位二进制编码器的设计为例:,注意这个名称,编码：,.,10,1.真值表,2.函数式,.,11,3.逻辑图,特点：普通编码器为“或”逻辑关系。,（二）优先编码器,优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。,如：74LS148是83线优先编码器。这次我们进行“分析”。,.,12,代表无输入信号,代表“有输入信号”,G1门是负逻辑非门,.,13,.,14,编码器逻辑功能的扩展,例：用两片74LS148接成164线优先编码器。,这样连接可保证第(1)片的输入信号优先于第(2)片,.,15,二、译码器,（一）二进制译码器,译码：将输入的二值代码转换成对应的高、低电平信号。因此，它是编码的反操作。,分类：二进制译码器二十进制译码器显示译码器,特点：输入是一组二进制代码。,例如：设计三位二进制译码器。,第一步：真值表,共有三个输入、八个输出。,注意这个名称,.,16,将输出部分的0与1交换，即为低电平有效,第二步：函数式,每一个输出对应一个最小项。故有：,Yi=mii=07,第三步：逻辑图,.,17,74LS138简介：,返回20,.,18,译码器功能的扩展：,例如，用74LS138实现416线译码器。,很明显，要用2片74LS138,如果74LS138只有一个使能端S，则需要接入一个“12线译码器”。,.,19,（二）二十进制译码器,功能：将输入的二十进制码（BCD码）转换为代表09这十个数的电平信号。,二十进制码（BinaryCodedDecimal)多为四位码。常用代码见下表：,8421码是用的最多的BCD码。,偏权码,无权码,.,20,二十进制译码器74LS42逻辑图如下（8421码）：,真值表23,Y9=A3A0,.,21,（三）译码器的应用,多路分配器实现组合逻辑电路,1.多路分配器,功能：将一路输入信号按要求送到多个输出端中的一个。,位置由控制信号决定,.,22,2.实现组合逻辑电路,将逻辑函数化成最小项之和；当译码器低电平有效时，就选与非门；当译码器高电平有效时，就选或门。,例：用译码器实现下述逻辑函数式描述的组合逻辑电路。（允许使用必要的门电路。）,原理：译码器可提供输入变量的全部最小项，因此可以用它实现任何逻辑函数（要加必要的门电路）。,方法：,.,23,由于译码器输出低电平有效，故选用与非门,由于是三变量逻辑函数，故选用38线译码器,.,24,（四）显示译码器,1.七段字符显示器,这种显示器可用多种发光器件构成。例如半导体发光二极管、液晶等。这里以发光二极管为例进行说明。,半导体数码管BS201AD的外形图、等效电路：,驱动电路,共阳极接法,共阴极接法,驱动信号可由门电路提供：,.,25,2.BCD七段显示译码器,这里将其作为组合电路介绍它的设计方法：,a段,.,26,该译码器称为四七线译码器。,.,27,集成4-7线译码器7448简介,灭零输入,试灯,可直接驱动共阴极数码管。,熄灭输入/灭零输出,.,28,0.0,.,29,三、数据选择器,（一）工作原理,从一组输入数据中选出某一个输出。也称为多路选择器、多路开关。,输入,输出,位置由控制信号决定,可称为4选1数据选择器,.,30,这次我们以4选1数据选择器为例进行分析。,我们分析上半部分：,.,31,（二）功能扩展,例如：用双4选1数据选择器构成8选1数据选择器。,1.根据输入端个数决定使用4选1数据选择器个数M；,2.再根据1款中的M值决定需用的译码器的种类X-M线译码器（M=2X）；,3.决定输出端使用那种门使能端无效时输出全为低，则选用或门；使能端无效时输出全为高，则选用与门；,本例M=2,X=1,输出选或门,两个4选1数据选择器,1-2线译码器,.,32,(三)应用,可用来设计组合逻辑电路,对比上两式得：,D0=D3=0,D1=D2=1,也可用真值表：,可见数据选择器地址端的个数等于能实现的逻辑函数包含变量的个数。,.,33,还可以实现变量数比地址端数大1的逻辑函数。,例如，用4选1数据选择器实现交通灯判别电路。,令RA1,AA0,ZY,YD0D1D2D3,由右面的真值表可求出：,.,34,若用公式法，要将Z写成包含变量R,A最小项的与或式。,D0,D1,D3,D2,1011+0111,四.加法器,实现二进制数的加法运算。,.,35,（一）一位加法器,1.半加器,将两个一位二进制数相加，给出和数和进位。,将三个一位二进制数相加，给出和数和进位。,2.全加器,.,36,全加器的输出函数有多种形式，例如，在卡诺图中圈1：,.,37,（二）多位加法器,1.串行进位加法器,特点：电路简单，但速度慢。,2.超前进位加法器,思路：将各位的CO均用输入的AiBi表示。,COi=AiBi+(Ai+Bi)CIi,CIi=COi-1,COi=AiBi+(Ai+Bi)COi-1,递推下去就可将所有的COi和Si都表示成Ai和Bi的函数。,.,38,4位超前进位加法器74LS283特点：电路复杂；速度快,.,39,（三）应用,设计组合电路用在加（减）某一常数的场合。,例如：将8421-BCD码转换为余3码。,分析：只要在8421码上加常数3即可。,加上3-0011,输入8421码,输出余3码,.,40,五、数值比较器,（一）一位数值比较器,功能：比较两个二进制数的大小。,（二）多位数值比较器4位,a3a2a1a0,b3b2b1b0,从高位比起,若只比较四位，可使：I(AB)=1。,若增加附加输入端I(AB)，则函数式将增加为：,逻辑图,.,41,（三）逻辑功能的扩展,例如：用CC14585构成8位数值比较器。,显然，需要2片CC14585。用片（1）比较低4位；片（2）比较高4位。比较结果由片（2）输出。,而高位比较器的扩展输入端只要和低位的相应输出端相连即可。当然也可令I(AB)=1。,对于片（1），前面通过分析CC14585函数式已得出，只比较四位时应使I(AB)=1。,.,42,3.4组合逻辑电路中的竞争冒险现象,一、竞争冒险现象及其成因,本节研究的是：当输入信号发生变化而输出信号还没完全稳定下来这段时间里电路的行为。,波形图说明：当门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1变为0，另一个由0变为1）时，输出端有可能出现尖峰脉冲;当然，也可能不出现尖峰脉冲。,定义：门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1变为0，另一个由0变为1）的现象称为竞争。,定义：由于竞争在电路输出端可能产生尖峰脉冲的现象叫竞争冒险。,二、检查竞争冒险现象的方法,原则：检查是否有这样的输出门，当电路的输入信号变化时，它的两个输入信号同时向相反的逻辑电平跳变。,多数要借助计算机辅助分析,以与门和或门为例：,.,43,波形图说明：当门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1变为0，另一个由0变为1）时，输出端有可能出现尖峰脉冲;当然，也可能不出现尖峰脉冲。,尖峰脉冲或称毛刺,tpd,.,44,以2-4线译码器为例,它的四个输出门都是2输入的。,在下面波形图给出的情况下，Y0和Y3端有尖峰脉冲出现。,.,45,在每次只有一个输入变量改变状态的情况下可通过逻辑函数式判别。,上图：,当B=C=1时，,G4门符合判断条件，当A由1变0时，有尖峰脉冲出现。,上图：,当A=C=0时,G4门符合判断条件，当B由0变1时，有尖峰脉冲出现。,.,46,与或式情况，用卡诺图判断更方便,如：,公共边,.,47,尖峰脉冲有时会造成电路的逻辑错误。这时，必须设法消除之。,三、消除竞争冒险的方法,消除的方法有三种：接入滤波电容；引入选通脉冲；修改逻辑设计。,1.接入滤波电容,Vi,Vo,一般在几十至几百皮法,缺点：有用信号的边沿也变坏。,.,48,2.引入选通脉冲,缺点：有用信号将变成脉冲信号。,3.修改逻辑设计,要点：增加