逻辑门电路PPT课件

.,1,第2章逻辑门电路,引言2.1半导体管的开关特性2.2基本逻辑门电路2.3TTL集成逻辑门电路2.4集电极开路与非门2.5三态门2.6TTL门电路的改进2.7CMOS逻辑门电路2.8NMOS逻辑门(简介)2.9集成门电路使用中的实际问题,.,2,引言,数字集成电路按其内部有源器件的不同可以分为两大类。一类为双极型晶体管集成电路，它主要有晶体管晶体管逻辑(TTL-TransistorTransistorLogic)、射极耦合逻辑(ECL-EmitterCoupledLogic)和集成注入逻辑(I2L-IntegratedInjectionLogic)等几种类型。另一类为MOS(MetalOxideSemiconductor)集成电路，其有源器件采用金属氧化物半导体场效应管，它又可分为NMOS、PMOS和CMOS等几种类型。,.,3,目前数字系统中普遍使用TTL和CMOS集成电路。TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低；MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。,.,4,2.1半导体管的开关特性,2.1.1二极管的开关特性1、开关作用二极管导通开关接通一般:Vd=0.7V(硅)或0.3V(锗)。二极管截止开关断开Id=0。,.,5,2、开关特性,现象vivftvRIIfIR,结论二极管正向导通反向截止有一个反向恢复过程（不希望有）ts存储时间tt渡越时间原因：电荷的存储效应(导通过程存储的电荷在截止时释放需要时间),tstt,.,6,2.1.2三极管的开关特性,1、开关作用三极管饱和开关接通BCIBIBSVce=0.3V(硅)或0.1(锗)。EVbe=0.7V(硅)或0.3(锗)三极管截止开关断开BCIB=IE=IC=0。E,.,7,2、开关时间,现象,开关时间定义td延迟时间tr上升时间ts存储时间tf下降时间ton=td+tr开通时间toff=ts+tf关闭时间关注toff,.,8,2.1.3MOS管的开关特性,开关作用gdN沟道型:VgsVT开关接通sVgsVT开关接通sVgs1,.,13,真值表,逻辑式:L=A+B,.,14,2.2.3三极管“非门”电路,1、电路及符号+5VRcViRbTVo（L）（A）逻辑符号AL,分析：当Vi=高电平，满足IBIBS=Vcc/Rc,T饱和导通Vo=0.3V(低电平)当Vi=低电平，T截止Vo=5V(高电平),1,.,15,续,真值表,逻辑式:L=A,.,16,2.3TTL集成逻辑门,2.3.1TTL非门的电路组成及工作原理,图2.3.1典型TTL与非门电路,Vb1,VC2,.,17,1.电路组成输入级晶体管T1和电阻Rb构成。中间级晶体管T2和电阻Rc2、Re2构成。输出级晶体管T3、T4、D和电阻Rc4构成，推拉式结构，在正常工作时，T4和T3总是一个截止，另一个饱和。,.,18,2、工作原理,*当输入Vi=3.6V(高电平)Vb1=3.6+0.7=4.3V足以使T1(bc结)T2(be结)T3(be结)同时导通,一但导通Vb1=0.7+0.7+0.7=2.1V(固定值),此时V1发射结必截止(倒置放大状态)。Vc2=Vces+Vbe2=0.2+0.7=0.9V不足以T4和D同时导通,T4和D均截止。V0=0.2V(低电平)*当输入Vi=0.2V(低电平)Vb1=0.2+0.7=0.9V不足以使T1(bc结)T2(be结)T3(be结)同时导通,T2T3均截止,同时Vcc-Rc2-T4-D-负载形成通路,T4和D均导通。V0=Vcc-VRc2(可略)-Vbe4-VD=5-0.7-0.7=3.6(高电平),结论:输入高,输出低;输入低,输出高(非逻辑),.,19,思考问题?三极管反相器与TTL反相器各自特点?,TTL优势：1、工作速度快2、带负载能力强3、传输特性好,为什么？,.,20,工作速度快，带负载能力强的主要原因：T1的作用当输入端全为高电位时，T1倒置工作状态。T1向T2提供了较大的基极电流，使T2、T3迅速导通饱和；当某一输入端突然从高电位变到低电位时，Ib1流向T1低电位输入端，该瞬间产生很大的Ic1，为T2和T3提供了很大的反向基极电流，使T2和T3基区的存储电荷迅速消散，因而加快了T2和T3的截止过程，提高了开关速度。,.,21,采用了推拉式输出电路加速了T3管存储电荷的消散过程。当T2由饱和转为截止时，D和T4导通，此时瞬间电流很大，从而加速了T3管脱离饱和的速度，使T3迅速截止。此外，由于采用推拉式输出级，与非门输出低电平时T3处于深饱和状态，输出电阻很低；而输出高电平时D、T4导通，其输出电阻也很低，因此无论哪种状态输出电阻都很低，都有很强的带负载能力。,.,22,2.3.2TTL反相器的电压传输特性,电压传输特性是指输出电压跟随输入电压变化的关系曲线，即UO=f(uI)函数关系。如图2.3.2所示曲线大致分为四段：AB段(截止区)：当UI0.6V时，T1工作在深饱和状态，Uces10.1V，Vbe20.7V，故T2、T3截止，D、T4均导通，输出高电平UOH=3.6V。,.,23,图2.3.2TTL反相器的电压传输特性,.,24,BC段(线性区)：当0.6VUI1.3V时，0.7VVb21.4V，T2开始导通，T3尚未导通。此时T2处于放大状态，其集电极电压Vc2随着UI的增加而下降，使输出电压UO也下降。CD段(转折区)：1.3VUI1.4V，当UI略大于1.3V时，T2T3均导通，T3进入饱和状态，输出电压UO迅速下降。DE段(饱和区)：当UI1.4V时，随着UI增加T1进入倒置工作状态，D截止，T4截止，T2、T3饱和，因而输出低电平UOL=0.3V。,.,25,2.3.3TTL与非门,图2.3.3-1,.,26,1、结构特点,输入级-多发射极晶体管V1和电阻R构成输入级。其功能是对输入变量A、B、C实现“与运算”，如图2.3.3-2所示。中间级-晶体管V2和电阻R2、R3构成。实现“非”.输出级-晶体管V3、V4、V5和电阻R4、R5构成，推拉结构,V3、V4射极跟随器,在正常工作时，V4和V5总是一个截止，另一个饱和。,.,27,图2.3.3-2多射极晶体管的结构及其等效电路,.,28,2.TTL与非门技术参数(1)输入和输出的高电平和低电平TTL反相器：输出高电平VoH=3.6V，输出低电平VoL=0.2V输入高电平ViH=1.2V，输入低电平ViL=0.4VTTL与非门：输出高电平VoH=2.4V，输出低电平VoL=0.4V输入高电平ViH=2V，输入低电平ViL=0.8V(2)阈值电压UT阈值电压也称门槛电压。电压传输特性上转折区中点所对应的输入电压UT1.3V，可以将UT看成与非门导通(输出低电平)和截止(输出高电平)的分界线。,.,29,(3)开门电平UON和关门电平UOFF。开门电平UON是保证输出电平达到额定低电平(0.3V)时，所允许输入高电平的最低值，即只有当UIUON时，输出才为低电平。通常UON=1.4V，一般产品规定UON1.8V。关门电平UOFF是保证输出电平为额定高电平(2.7V左右)时，允许输入低电平的最大值，即只有当UIUOFF时，输出才是高电平。通常UOFF1V，一般产品要求UOFF0.8V。,.,30,(4)噪声容限UNL、UNH。实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用UNL表示UNL=UiL-VoLTTL与非门：ViL=0.8V，VoL=0.4V，则UNL=0.4V高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)，用UNH表示：UNH=UoH-ViHTTL与非门：ViH=2V，VOH=2.4V，则UNH=0.4V,.,31,(5)扇入系数和扇出系数*扇入系数NI扇入系数是门电路的输入端数。一般NI5，最多不超过8。当需要的输入端数超过NI时，可以用与扩展器来实现。*扇出系数NO扇出系数NO是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的同类门的输入端数。,.,32,NO由IOLmax/IIS和IOHmax/IIH中的较小者决定。一般NO8，NO越大，表明门的负载能力越强,.,33,(6)平均延迟时间tpd衡量门电路速度的重要指标，表示输出信号滞后于输入信号的时间。通常将输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间tPHL，将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间tPLH。tPHL和tPLH是以输入、输出波形对应边上等于最大幅度50%的两点时间间隔来确定的，如图2.3-4所示。tpd为tPLH和tPHL的平均值：,通常，TTL门的tpd在340ns之间。,.,34,图2.3-4TTL与非门的平均延迟时间,.,35,(7)空载功耗。输出端不接负载时，门电路消耗的功率叫空载功耗。动态功耗是门电路的输出状态由UOH变为UOL(或相反)时，门电路消耗的功率。静态功耗是门电路的输出状态不变时，门电路消耗的功率。静态功耗又分为截止功耗和导通功耗。截止功耗POFF是门输出高电平时消耗的功率；导通功耗PON是门输出低电平时消耗的功率。导通功耗大于截止功耗。作为门电路的功耗指标通常是指空载导通功耗。TTL门的功耗范围为122mW。,.,36,(8)功耗延迟积M。门的平均延迟时间tpd和空载导通功耗PON的乘积叫功耗延迟积或功耗速度积，也叫品质因数，简称pd积。记作MM=PONtpd若PON的单位是mW，tpd的单位是ns，则M的单位是pJ(微微焦耳)。M是全面衡量一个门电路品质的重要指标。M越小，其品质越高。,.,37,74系列TTL与非门的传输延迟时间tpd和功耗PON,.,38,2.4集电极开路与非门,问题提出的背景:输出端不能直接和地线或电源线(+5V)相连。当输出端与地短路时，会造成V3、V4管的电流过大而损坏；当输出端与+5V电源线短接时，V5管会因电流过大而损坏。两个TTL门的输出端不能直接并接(线与)在一起。当两个门并接时，若一个门输出为高电平，另一个门输出低电平，就会有一个很大的电流从截止门的V4管流到导通门的V5管(见图2.4-1)。这个电流会使导通门的输出低电平抬高，且使功耗过大而损坏。集电极开路门和三态门是允许线与逻辑及线或逻辑。,.,39,图2.4-1TTL门输出端并联情况,.,40,1.集电极开路门集电极开路门又称OC(OpenCollector)门，其电路及符号如图2.4-2所示。,图2.4-2OC门电路,.,41,图2.4-3OC门线与逻辑,OC门的输出端可以直接并接,问题:RL的选取?,.,42,外接上拉电阻RL的选取应保证输出高电平时，不低于输出高电平的最小值UOHmin；输出低电平时，不高于输出低电平的最大值UOLmax。推导方法:用n个OC门线与,驱动m个TTL与非门负载分两种情况:前级门均输出高电平VoH前级门有一个输出低电平VoL(最不利情况),.,43,图2.4-4外接上拉电阻RL的选取,.,44,前级门均输出高电平VoH:Vcc-VoH=IRRLIR=nIoH+pIiH其中p是负载门输入端个数RL=Vcc-VoHnIoH+pIiHRLmax=Vcc-VoHminnIoH+pIiH,.,45,前级门有一个输出低电平VoL:Vcc-VoL=IRRLIR=IoL+mIis其中Iis是负载门输入短路电流RL=Vcc-VoLIoL+mIisRLmin=Vcc-VoLmaxIoL+mIis,.,46,Vcc-VoHminRLUTN,故V1导通；V2的UGB2=-UDDUTP，故V2也不能产生导电沟道。所以，在这种情况下，输入端与输出端之间呈现高阻抗状态，相当于开关断开。,.,77,注意：由于V1、V2管的结构形式是对称的，即漏极和源极可互换使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。,.,78,传输门的一个重要用途模拟开关可以用来传输连续变化的模拟电压信号。模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成，如图所示。当C=1时，开关接通，C=0时，开关断开，因此只要一个控制电压即可工作。和CMOS传输门一样，模拟开关也是双向器件。,(a)电路结构；(b)逻辑符号,.,79,CMOS逻辑门系列产品：CMOS逻辑门器件有三大系列：4000系列。74C系列。硅-氧化铝系列。,.,80,表：4000B系列部分器件,.,81,表：各系列CMOS电路的技术参数,.,82,2.8NMOS逻辑门电路(简介),.,83,2.9集成门电路使用中的实际问题,1.多余输入端的处理(1)TTL门TTL门的输入端悬空，相当于输入高电平。为防止引入干扰，通常不允许其输入端悬空。对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其通过电阻R(约几千欧)接+UCC，或者通过大于2k的电阻接地。也可以和有用输入端并联连接。,.,84,2.TTL电路与CMOS电路的接口,TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。1)用TTL电路驱动CMOS电路当用TTL电路驱动4000系列和HC系列CMOS电路时，必须设法将TTL电路的输出高电平提升到3.5V以上。图2.9-1所示两种方案,.,85,表3-5TTL、CMOS电路的输入、输出特性参数,.,86,另一方案：是采用CMOS电平移动器(例如40109)，它由两种直流电源UCC和UDD供电，电平移动器接收TTL电平(对应于UCC)，而输出CMOS电平(对应于UDD)，电路如图2.9-1(b)所示。,图2.9-1TTL与CMOS之间的电平移动(a)采用TTLOC门；(b)采用专用电平移动器,一种