半导体复习总结

半导体复习总结 必背公式 第二章 热平衡时的能带和载流子浓度 1、有效质量 2、 费米分布函数 本征半导体电子浓度： 本征半导体空穴浓度： 质量作用定理： 3、 非简并半导体 电子浓度： 空穴浓度： 第三章 载流子现象输运1 、 电子迁移率： 空穴迁移率： 2、 总电导率： 总电阻率： n型半导体电阻率： p型半导体电阻率：3、 扩散系数： 电子扩散电流： 爱因斯坦关系式： 第四章 pn结1、 热平衡pn结内建电势： 2、 突变结内建电势： 总耗尽区宽度： 若 3、 有偏压的耗尽区宽度： 为轻掺杂基体浓度，对正偏压，V为正；负偏压，V为负值4、 耗尽层势垒电容： 对突变结： 第五章 双极型晶体管及相关器件 1、 共基电流增益： 或： 集电极电流： 2、共射集电极电流 共射电流增益： 3、 频率响应 共基截止频率 共射截止频率 截止频率：4、晶闸管（可控硅器件）部分，自己看ppt 第六章 MOSFET及相关器件1、 表面电势： 强反型表面势： 强反型耗尽区宽度最大值： 或： 2、 MOS管总电容 为氧化层电容， 为半导体势垒电容 强反型金属平行板电压（或阈值电压）： 强反型发生时的最小电容值： 3、 在线性及饱和区内，MOSFET管漏电流： Z为沟道宽度，L为沟道长度 沟道电导： 跨导： 4、 MOSFET漏极饱和电流： MOSFET漏极饱和电压： 其中 饱和跨导： d为氧化层厚度5、 P沟道与n沟道的器件结构示意图 P沟道 n沟道重点看课本188页的图6.196、对MOSFET的漏极电流电压特性曲线的分析：（1）VD=0，热平衡ID=0（2）VD增加小的正电压，ID随 VD成正比增加（OA段）（3）VD大于零点几伏，漏端pn结反向偏置，耗尽层增大，使漏端附近反型层电子减少，沟道导电能力下降，ID随 VD增加的斜率变小（AB段）（4）VD继续增加，直到漏端附近反型层电子消失，看作沟道夹断，对应于B点，此时 的VD=VDSAT定义为夹断电压。 (5) VDVDSAT时，沟道夹断部分L增宽，夹断区载流子很少，电导率减小，VD超过VDSAT的部分主要降落在L夹断区。 第七章 MESFET及相关器件1、 金半接触势垒高度 n型： p型： 2、 MESFET耗尽宽度： 势垒电容 3、 肖特基势垒指一具有大的势垒高度，以及掺杂浓度比导带或价带上密度低的金属半导体接触。4、 欧姆接触：当一金属半导体接触的接触电阻相对于半导体主体或串联电阻可以忽略不计时，则可以定义为欧姆接触。5、 MESFET漏极饱和电压： a为半导体层厚度 MESFET漏极饱和电压： 6、 MESFET电流，电压特性： 夹断电压 饱和电流 7、 线性区中的漏极电流 形成氧化层的技术：热氧化，湿氧阳极氧化，气相技术，等离子体阳极氧化活等离子氧化掺杂的方法：扩散：在高温下进行，容易自由扩散，但是不能精确的控制掺杂的浓度；离子注入：可以精确控制掺杂的浓度，但是会造成晶格结构损伤，需要进行退火处理。常用的扩散方法：高温气相化学源扩散，掺杂氧化物层的扩散，刻蚀的方法：光子刻蚀，离子束刻蚀，X射线刻蚀，电子束刻蚀埋层作用：降低集成电路晶体管的串联电阻，提供集电极电流低阻通道的单晶硅的检验四探针法硅的整形：硅锭、外部研磨、直径磨削、磨主面（基准面）和第二平面（辅助面）、切成大圆片、腐蚀、抛光刻蚀的方法：湿法腐（刻）蚀-化学腐蚀干法腐（刻）蚀等离子体刻蚀反应离子刻蚀法（RIE）溅射刻蚀晶片的鉴别：45度奇数倍的是N型硅，偶数倍的是P型硅外延工艺分为同质外延和异质外延外延工艺的目的在于提高双极晶体管的性能二氧化硅的主要用途用作阻挡杂质注入或扩散进硅中的掩模表面钝化器件与器件之间的隔离-介质隔离在MOS结构中起元件的作用在多层金属化系统中用作绝缘层离子注入层的作用 1. 消除高能注入离子对晶格造成的损伤。 2. 使注入的离子在硅中进行扩散，以得到所需的浓度分布热氧化分为：1.干氧（法）氧化2.湿氧（法）氧化3.HCl干氧氧化光刻：将掩模上的图形转印到硅晶片表面上的技术。当氧化层要放在金属膜的上面的时候，CVD氧化是唯一适用的为什么采用硅作为集成电路的材料，而不用锗？锗的漏电流大（原因:锗的禁带宽度小, 0.66eV)。硅器件工作温度高(150),锗为100。易生长高质量的氧化硅，氧化锗会水解。锗的本征电阻率为47Wcm，不能用于制造高击穿电压的整流器件，硅的本征电阻率为Wcm。电子纯锗的锗成本是纯硅的十倍。有没有总结到地方家见谅半导体工艺名词解释：Soi：绝缘衬底上的硅。外延：外延是指在单晶衬底上生长薄层单晶的工艺。CVD：化学气相沉积。MBE：分子束外延。RTP：Rapid Thermal Processing 。等离子体掺杂：Plasma Doping。OPC：光学修正技术。移相掩模（Phase Shift Mask）：通过采用特殊的移相掩模材料，使掩模图形在抗蚀剂上成的像的边缘对比度最大 。PVD：物理气相沉积。FED：场发射平板显示器）RIE：反应离子刻蚀法光刻工艺：将掩模上的图形转印到硅晶片表面上的技术。重要的图：1.埋层作用：降低集成电路晶体管的串联电阻，提供集电极电流低阻通道的？2晶片的鉴别面：l （111）面 原子面密度最高，生长容易，氧化速度快l （100）面二氧化硅界面缺陷密度低表面迁移率高l 实际晶向的选择取决于器件设计的考虑 双极电路（111） MOS电路（100）3光学刻蚀：光刻的正胶负胶;正胶：感光区通过显影后溶解，非感光区保留下来，形成的图形就是掩模版的图形。负胶：感光区保留下来，非感光区通过显影后溶解，形成的图形是掩膜板的负性图形。4.腐蚀的各向同性与各向异性：其他：二氧化硅的主要用途：1.用作阻挡杂质注入或扩散进硅中的掩模2.表面钝化3.器件与器件之间的隔离-介质隔离4.在MOS结构中起元件的作用5.在多层金属化系统中用作绝缘热氧化法1.干氧（法）氧化2.湿氧（法）氧化3.HCl干氧氧化各种热氧化的特点1.干氧氧化氧化速率慢，氧化层致密，质量高。适合生长要求比较高的氧化层，如MOS中的栅氧化层。2.湿氧氧化氧化速率快，氧化层比较疏松。适合质量要求不高，但要求短时间生长一定厚度的氧化层，如作掩模用途的氧化层。3.HCl干氧氧化氧化速率较快，可以减小Na离子沾污，提高介质击穿强度和减小界面陷阱密度。但是，高温下，高浓度的卤化物会使硅表面产生腐蚀坑。掺杂方法：l 扩散特点：高温工艺，容易自扩散，不适合VLSI。不可以精确控制掺杂的浓度。l 离子注入特点:可以精确控制掺杂的浓度。但会造成晶格损伤,需要进行退火处理。常用的扩散方法l 高温气相化学源扩散l 掺杂氧化物源扩散l 离子注入层的扩散和退火半导体工艺1、 名词解释：TFT：薄膜晶体管CVD：化学气相沉积。APCVD：常压化学气相沉积LPCVD：低压化学气相沉积PECVD：等离子体增强化学气相沉积MOCVD：金属有机化学气相沉积CCD：电荷耦合器件MODFET：调制掺杂场效应晶体管MESFET：金半场效应晶体管HFET：异质结场效应晶体管MBE：分子束外延MOMBE：金属有机分子束外延SOI：绝缘层上的硅。OPC：光学修正技术。PSM：移相掩模通过采用特殊的移相掩模材料，使掩模图形在抗蚀剂上成的像的边缘对比度最大 。PVD：物理气相沉积。FED：场发射平板显示器CRT：热电子源非平板型。 RTP：快速热过程RIE：反应离子刻蚀法RTA：快速热退火PD：等离子体掺杂（Plasma Doping）MCM：多芯片封装 BGA：球栅格阵列光刻工艺：将掩模上的图形转印到硅晶片表面上的技术。Sos金刚石上的硅Soi：绝缘衬底上的硅。外延：外延是指在单晶衬底上生长薄层单晶的工艺。CVD：化学气相沉积。MBE：分子束外延。RTP：Rapid Thermal Processing 。等离子体掺杂：Plasma Doping。OPC：光学修正技术。移相掩模（Phase Shift Mask）：通过采用特殊的移相掩模材料，使掩模图形在抗蚀剂上成的像的边缘对比度最大 。PVD：物理气相沉积。FED：场发射平板显示器）RIE：反应离子刻蚀法光刻工艺：将掩模上的图形转印到硅晶片表面上的技术。2、 常识3、 单晶硅生长的方法：柴可拉斯基法（CZ法)4、 GaAs单晶的主要生产方法：区熔法（FZ）5、 外延是指在单晶衬底上生长薄层单晶的工艺6、 PN结隔离工艺中埋层的作用：降低集成电路晶体管的串联电阻，提供集电极电流低阻通道5、二氧化硅的主要用途： 1.用作阻挡杂质注入或扩散进硅中的掩模2.表面钝化3.器件与器件之间的隔离-介质隔离4.在MOS结构中起元件的作用：1. 栅氧化层 2. MOS电容5.在多层金属化系统中用作绝缘层6、形成氧化层的技术 1. 热氧化 2. 湿氧阳极氧化 干氧（法）氧化（氧化速率慢，氧化层致密，质量高，MOS中的栅氧化层） 湿氧（法）氧化（氧化速率快，氧化层比较疏松。适合质量要求不高掩模用途的氧化层） HCl干氧氧化（氧化速率较快，减小Na离子沾污，提高介质击穿强度和减小界面陷阱密度） 3. 气相技术(CVD)：适合在金属膜上生长氧化层 4. 等离子体阳极氧化或等离子氧化：再扩散小，抑制缺陷的形成。7、掺杂方法 扩散 特点：高温工艺，容易自扩散，不适合VLSI。不可以精确控制掺杂的浓度。 离子注入 特点：可以精确控制掺杂的浓度。但会造成晶格损伤,需要进行退火处理。 离子注入层的退火：作用 1. 消除高能注入离子对晶格造成的损伤。 2. 使注入的离子在硅中进行扩散，以得到所需的浓度分布8、刻蚀方法 光学刻蚀 电子束刻蚀 X射线刻蚀 离子束刻蚀9、腐（刻）蚀方法（将抗蚀剂图形转换成构成器件的各层） 湿法腐（刻）蚀：主要用氢氟酸来腐蚀 干法腐（刻）蚀：主要是用分子或原子之间的反应生成挥发性物质 1、等离子体刻蚀 2、反应离子刻蚀法（RIE） 3、溅射刻蚀10、金属化工艺 物理气相沉积 真空镀膜 溅射化学气相沉积（CVD）4、 薄膜制备方法 氧化 CVD PVD 蒸发 溅射 电镀12、高密度集成”的三大要素：光刻尺寸（工艺）、硅圆片直径（材料）和微结构（设计）技巧。重要的图：1.埋层作用：降低集成电路晶体管的串联电阻，提供集电极电流低阻通道的？2晶片的鉴别面：l （111）面 原子面密度最高，生长容易，氧化速度快5、 （100）面二氧化硅界面缺陷密度低表面迁移率高l 实际晶向的选择取决于器件设计的考虑 双极电路（111） MOS电路（100）3光学刻蚀：光刻的正胶负胶;正胶：感光区通过显影后溶解，非感光区保留下来，形成的图形就是掩模版的图形。负胶：感光区保留下来，非感光区通过显影后溶解，形成的图形是掩膜板的负性图形。4.腐蚀的各向同性与各向异性：其他：二氧化硅的主要用途：1.用作阻挡杂质注入或扩散进硅中的掩模2.表面钝化3.器件与器件之间的隔离-介质隔离4.在MOS结构中起元件的作用5.在多层金属化系统中用作绝缘热氧化法1.干氧（法）氧化2.湿氧（法）氧化3.HCl干氧氧化各种热氧化的特点1.干氧氧化氧化速率慢，氧化层致密，质量高。适合生长要求比较高的氧化层，如MOS中的栅氧化层。2.湿氧氧化氧化速率快，氧化层比较疏松。适合质量要求不高，但要求短时间生长一定厚度的氧化层，如作掩模用途的氧化层。3.HCl干氧氧化氧化速率较快，可以减小Na离子沾污，提高介质击穿强度和减小界面陷阱密度。但是，高温下，高浓度的卤化物会使硅表面产生腐蚀坑。掺杂方法：l 扩散特点：高温工艺，容易自扩散，不适合VLSI。不可以精确控制掺杂的浓度。l 离子注入特点:可以精确控制掺杂的浓度。但会造成晶格损伤,需要进行退火处理。常用的扩散方法l 高温气相化学源扩散l 掺杂氧化物源扩散l 离子注入层的扩散和退火形成氧化层的技术：热氧化，湿氧阳极氧化，气相技术，等离子体阳极氧化活等离子氧化掺杂的方法：扩散：在高温下进行，容易自由扩散，但是不能精确的控制掺杂的浓度；离子注入：可以精确控制掺杂的浓度，但是会造成晶格结构损伤，需要进行退火处理。常用的扩散方法：高温气相化学源扩散，掺杂氧化物层的扩散，刻蚀的方法：光子刻蚀，离子束刻蚀，X射线刻蚀，电子束刻蚀埋层作用：降低集成电路晶体管的串联电阻，提供集电极电流低阻通道的单晶硅的检验四探针法硅的整形：硅锭、外部研磨、直径磨削、磨主面（基准面）和第二平面（辅助面）、切成大圆片、腐蚀、抛光刻蚀的方法：湿法腐（刻）蚀-化学腐蚀干法腐（刻）蚀等离子体刻蚀反应离子刻蚀法（RIE）溅射刻蚀晶片的鉴别：45度奇数倍的是N型硅，偶数倍的是P型硅外延工艺分为同质外延和异质外延外延工艺的目的在于提高双极晶体管的性能二氧化硅的主要用途用作阻挡杂质注入或扩散进硅中的掩模表面钝化器件与器件之间的隔离-介质隔离在MOS结构中起元件的作用在多层金属化系统中用作绝缘层离子注入层