第03章 系统总线.ppt

第3章系统总线,3.1总线的基本概念,3.2总线的分类,3.3总线特性及性能指标,3.4总线结构,3.5总线控制,3.1总线的基本概念,二、为什么要用总线,一、什么是总线,三、总线上信息的传送,串行,并行,回顾计算机的构成,四、总线结构的计算机举例,1.面向CPU的双总线结构框图,中央处理器CPU,3.1,单总线（系统总线）,2.单总线结构框图,3.1,3.以存储器为中心的双总线结构框图,系统总线,主存,存储总线,3.1,3.2总线的分类,1.片内总线,2.系统总线,芯片内部的总线,双向与机器字长、存储字长有关,单向与存储地址、I/O地址有关,有出有入,计算机各部件之间的信息传输线,存储器读、存储器写总线允许、中断确认,中断请求、总线请求,3.通信总线,串行通信总线,并行通信总线,传输方式,3.2,3.3总线特性及性能指标,一、总线物理实现,1.机械特性,2.电气特性,3.功能特性,4.时间特性,二、总线特性,尺寸、形状、管脚数及排列顺序,传输方向和有效的电平范围,每根传输线的功能,信号的时序关系,3.3,地址数据控制,三、总线的性能指标,1.总线宽度,2.标准传输率,3.时钟同步/异步,4.总线复用,5.信号线数,6.总线控制方式,7.其他指标,数据线的根数,每秒传输的最大字节数（MBps）,同步、不同步,地址线与数据线复用,地址线、数据线和控制线的总和,负载能力,并发、自动、仲裁、逻辑、计数,3.3,四、总线标准,3.3,四、总线标准,3.3,3.4总线结构,一、单总线结构,1.双总线结构,具有特殊功能的处理器，由通道对I/O统一管理,二、多总线结构,3.4,2.三总线结构,DMA总线,I/O总线,CPU,主存,设备1,设备n,高速外设,I/O接口,I/O接口,I/O接口,3.4,3.三总线结构的又一形式,3.4,4.四总线结构,3.4,1.传统微型机总线结构,三、总线结构举例,3.4,2.VL-BUS局部总线结构,3.4,3.PCI总线结构,3.4,4.多层PCI总线结构,3.4,3.5总线控制,一、总线判优控制,总线判优控制,分布式,集中式,1.基本概念,链式查询,计数器定时查询,独立请求方式,2.链式查询方式,3.5,I/O接口1,优点是结构简单、易于扩展；缺点是优先级固定，链式线路故障会损害系统运行质量。,3.计数器定时查询方式,I/O接口1,设备地址,3.5,4.独立请求方式,3.5,独立请求方式，可以采用多种仲裁策略，优先级灵活、响应速度快、结构复杂。,5.分布式仲裁：（1）各主模块有自己的仲裁号和仲裁逻辑。（2）以优先级仲裁策略为基础。（3）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。,3.5,二、总线通信控制,1.目的,2.总线传输周期,主模块申请，总线仲裁决定,主模块向从模块给出地址和命令,主模块和从模块交换数据,主模块撤消有关信息,解决通信双方协调配合问题,3.5,由统一时标控制数据传送,充分挖掘系统总线每个瞬间的潜力,3.总线通信的四种方式,采用应答方式，没有公共时钟标准,同步、异步结合,3.5,(1)同步式数据输入,3.5,(2)同步式数据输出,3.5,不互锁,半互锁,全互锁,(3)异步通信,3.5,比较同步通信和异步通信,同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。,(4)半同步通信,（同步、异步结合）,3.5,以输入数据为例的半同步通信时序,T1主模块发地址,T2主模块发命令,T3从模块提供数据,T4从模块撤销数据，主模块撤销命令,3.5,3.5,上述三种通信的共同点,一个总线传输周期（以输入数据为例）,主模块发地址、命令,从模块准备数据,从模块向主模块发数据,总线空闲,占用总线,不占用总线,占用总线,3.5,(5)分离式通信,充分挖掘系统总线每个瞬间的潜力,一个总线传输周期,子周期1,子周期2,3.5,1.各模块有权申请占用总线,分离式通信特点,充分提高了总线的有效占用,2.采用同步方式通信，不等对方回答,3.各模块准备数据时，不占用总线,4.总线被占用时，无空闲,3.5,计算机总线概述,总线周期以及相关概念总线周期：通过总线完成一次内存读写操作或者完成一次I/O设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成地址时间：CPU向内存或IO设备送出地址信息到地址总线数据时间：CPU完成数据读写周期类型：一般分为内存读周期、内存写周期、I/O读周期、I/O写周期四种类型总线的等待状态：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。它影响系统的运行效率，降低系统的性能。,计算机总线概述,正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。（单周期数据传输方式）Burst总线周期：数据传输由一次地址时间和多次数据时间组成，即给出一次地址信息，连续传送多个数据。（猝发数据传输方式）,计算机总线的结构,几种常用的标准总线ISA（IndustrialStandardArchitecture）总线：工业标准结构总线，8位（后来16位）数据线，20位（后来24位）地址线，工作频率8.33MHz。EISA（ExtendedIndustrialStandardArchitecture）总线：扩展工业标准结构总线，16或32位数据线，32位地址线，工作频率8.33MHz，支持Burst方式传输数据。VESA（VideoElectronicsStandardAssociation）总线：32位局部总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准，各厂家产品兼容性差，针对80486。PCI（PeripheralComponentInterface）总线：外围部件互连总线（局部总线），V1.0支持33MHz工作频率，32位地址和数据线互用；V2.1支持66MHz工作主频，64位地址和数据线互用。,PC机的结构,一个具有双向传输功能的总线逻辑图。在总线的两端分别配置三态门，就可以使总线具有双向传输功能。,ISA,IndustrialStandaradArchitecture的缩写，即“标准工业总线”。ISA的特点是：1、不支持总线仲裁，不能支持多个总线主设备系统；2、数据传输必须经过CPU或DMA3、时钟频率8MHz、最大数据传输率16MBps。3、数据线16位，地址线24位。,EISA,ExtendedIndustrialStandaradArchitecture的缩写，即“扩充工业总线”EISA的特点是：1、与ISA可以完全兼容；2、从CPU中分离出了中线控制权，支持多个总线主设备以突发形式传输3、时钟频率8MHz、最大数据传输率33MBps。3、数据线32位，地址线32位。,VESA（VL-BUS）,VideoElectronicStandardAssociation的缩写，是由视频电子标准协会提出的局部总线标准，又称VL-BUS。VL-BUS技术的两个核心内容是：1、使用频率33MHz，数据线32位i，可扩展到64位，最大数据传输率133MBps。2、可将高速外设直接挂在CPU上，实现CPU与外设之间的高速数据交换。,PCI,PeripheralComponentInterconnect的缩写，即“外围部件互联”，多家公司制定。PCI技术的主要特点是：1.高性能：自己提供总线时钟，支持突发形式2.良好的兼容性：与前面的总线兼容3.支持即插即用和多主设备4.具有与处理器和存储器完全并行能力，并提供地址奇偶校验功能。5.扩充性、兼容性好，并采用多路复用技术，减少引脚数量。,AGP,AcceleratedGraphicsPort的缩写，即“加速图形端口”，是英特尔开发的新一代局部图形总线技术。AGP技术的两个核心内容是：1、使用PC的主内存作为显存的扩展延伸，这样就大大增加了显存的潜在容量；2、使用更高的总线频率66MHz、133HZ甚至266MHz，极大地提高数据传输率。AGP总线是一种专用的显示总线，并且将显示卡独立出去，使得PCI声卡、SCSI设备、网络设备、IS设备等的工作效率随之得到提高。从AGP中受益最大的是以3D游戏为主的一些3D程序。,RS-232C,RecommendedStandard的缩写RS-232C0:+3V-+15V1:-3V-15V,USB,UniversalSerialBus的缩写，即“通用串行总线”，多家公司制定。USB技术的主要特点是：1.真正的即插即用，具有很强的链接能力。2.数据传输率高，2.0版可高达480Mbps。3.标准统一，连接电缆轻巧，并能为外设提供电源4.生命力强,总线是计算机各个部件之间传输信息的公共通路，包括传