组合逻辑电路仿真ppt课件_第1页
组合逻辑电路仿真ppt课件_第2页
组合逻辑电路仿真ppt课件_第3页
组合逻辑电路仿真ppt课件_第4页
组合逻辑电路仿真ppt课件_第5页
已阅读5页,还剩50页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

.Multisim电路模拟快速入门、的数字电子技术、实验1:使用逻辑转换器,例如创建数字电路(TTL74系列栅极电路),将I/o端连接到逻辑转换器。逻辑函数的简化和转换,从逻辑图中获取真值表,逻辑函数的简化和转换,从true表中获取最小项表达式,逻辑函数的简化和转换,从true表中获取最简单的表达式,逻辑函数的简化和转换,与非形式逻辑图相结合,合并逻辑电路的分析(例如,建立逻辑电路、存取逻辑转换器XLC1)。组合逻辑电路的分析,分析真值表和最简单的表达式,组合逻辑电路的分析,同样,将Y2访问XLC1,将Y1,Y2的表达式和真值表结合起来,就表明电路是整个加法器电路。Y1是整个加法器的和,Y2是整个加法器生成的舍入。2,绘制图表电路,列出模拟电路真值表,判断电路的逻辑功能,实验2,组合逻辑电路的设计,1,半加法器的电路模拟,目的是建立组合逻辑电路的设计,根据给定的设计要求,以最小的组件满足功能要求的逻辑电路的现有设计(手动设计)阶段。(1)分析问题的含义,将文本描述抽象为逻辑描述,定义输入和输出逻辑变量(2)根据逻辑功能要求列出true表(3)通过true表创建逻辑关系表达式和简单逻辑表达式(4)用简单逻辑表达式构建逻辑电路基于Multisim大大简化了组合逻辑电路设计过程,但是想法基本上与手动设计相同。组合逻辑电路设计,例如汽车报警系统设计,生成警告信号:开关启动和门关闭;启动开关启动,安全带未正确安装。启动开关开了,门没关,安全带也没系好。设计:(1)输入/输出逻辑变量定义,文本描述逻辑描述输入变量3:启动开关(启动/关闭),门(启动/关闭),安全带(启动/关闭)输出变量1:警报信号(启动/关闭),组合逻辑回路的设计,A=1/0,启动开关=启动/未启动B=1/0,门=关闭/未关闭C=1/0,安全带=已绑定/未绑定F=1/0,组合逻辑电路的分析和设计,(3)从真值表构建逻辑关系表达式,用最简单的逻辑表达式调用逻辑转换器,输入真值表,输入最简单的表达式,组合逻辑电路的设计,(4)用最小的逻辑表达式构建逻辑电路,实验3常见组合电路性能测试和仿真分析,1,“全加器74LS183”性能测试I/o端子不多,使用开关提供输入信号,led观察输出结果,注:d为SOP包,n为DIP包,通用组合电路性能测试和仿真分析,“全相加法器74LS183”性能测试,A1=B1=cn1=0,S1=0,1cn1=0,a1=1,B1=cn1=0,常用组合电路性能测试和仿真分析等,ABC三个键为000,001,010.按111组合,让他填写运行,观察输出,测试结果列。通过通用组合电路性能测试和模拟分析,输入A1,B1,前舍入CN1 true和S1,舍入1CN1逻辑分析器构建true value表,将其转换为表达式,获取home和S1,舍入1CN1的表达式测试说明。在测试芯片输入输出针脚上允许长时间使用输入信号的单词信号发生器、输出信号的逻辑分析仪或LED、共同组合电路性能测试和仿真分析,完整加法器仿真分析,两个或多个切换父触点(输入1),led X1亮。具有三人标记机的功能。,2,字信号发生器(WordGenerator),数字信号源,字信号编辑区域,高16位,低16位,数据准备部,触发器端,字信号编辑区域:按顺序显示要输出的数字信号,直接可编辑控制选择区域:数字信号输出控制循环:从起始地址开始循环输出,设置计数对话框Burst:从起始地址开始到结束地址的所有数字信号输出Step:一步输出数字信号Set按钮:设置数字信号类型和数量,文字信号发生器(WordGenerator),Set:设定数位信号类型和数目Pre-setPatterns:不变更文字在编辑区域中载入数位信号数位信号档案*。dp数字信号存储单词信号编辑区域中的数字信号0数字信号从最后地址到第一地址输出完整地址数字信号从最后地址到第一地址输出数字信号右移输出向左输出、数字信号数、InitialPattern:数字信号初始值,仅适用于ShiftRight、ShiftLeft选项。2,解码器模拟分析,解码器是编码器的反向操作,将二进制代码翻译为包括二进制、二进制解码器、显示解码器在内的高水平和低水平信号。以二进制解码器74LS138(3线-8线解码器)为例。相关虚拟仪器:用于同时记录和显示16位数字信号的逻辑分析器(LogicAnalyzer)、数字信号的高速收集和时序分析、触发输入信号、控制侧时钟的外部时钟控制、操作接口:左侧的16个小圆圈表示16个输入端,如果连接了测试目标信号,则黑点左侧区域:00,逻辑分析器,单击Set弹出锁定设置,ClockSource:选择外部/内部时钟锁定:时钟频率SamplingSetting:采样方法Pre-TTP、逻辑分析器、Trigger区域:设置触发方法并单击Set按钮后,TriggerClockEdge: Positive上升、Negative下降、Both上升和触发器TriggerQualifier,3,编码器的模拟分析,编码器的模拟分析:首先,编码器74LS148编码器74LS148输出为旁路代码,输出端将逆变器显示为原始代码输出,输出代码显示为LED数码管。实验4数据选择器的仿真分析、实验内容:用8个选择数据选择器设计投票电路、电路功能:电路具有3个输入变量a、b、c和控制变量m。M=0,电路实现“意见一致”功能(如果ABC都同意,投票通过,否则投票不通过);M=1,为了实现“多数表决”功能。(ABC的大部分动议经表决通过。设计要求:使用开关生成m信号。使用文字信号生成器生成地址,用指示灯显示投票结果,使用逻辑分析器观察所有输入和输出信号。操作:使用编解码器进行全加法器设计的基本要求:1、解码器自动生成地址输入2、作为相应的显示设备显示和舍入状态。扩展要求:显示相加、从最低到最高的舍入状态。,实验5组合逻辑电路的集成练习,1,设计将剩余3码转换为8421码的电路要求:可以显示输入和输出码,2,通过双四重数据选择器的完整加法器要求:可以显示输入位和输出变化,3,设计剩余8421码的总和电路要求:可以显示输入和输出码,实验6触发电路模拟触发器是特殊的存储过程,执行不是由程序调用的,也不是手动启动的,而是作为事件触发类型。RS触发器、d触发器、JK触发器、t触发器1。预设触发程式包含两个非门相互结合。回路图,7.6触发电路模拟分析,d触发器:时钟类触发器。功能:位置设置,重置。输入端d的状态(1或0),以便在时钟信号激活的情况下放置或重置输出端。d触发器逻辑符号d触发器菜单,d触发器逻辑符号,7.6触发电路模拟分析,d触发模拟,信号源:7.6触发电路模拟分析,JK触发时钟类触发功能:保持,设置0,设置1,反转。输入端j,k的状态(1或0)以在时钟信号处于活动状态时保持、定位、重置、翻转输出端。菜单逻辑符号,7.6触发电路模拟分析,JK触发模拟,7.6触发电路模拟分析,触发器是顺序逻辑电路构建的基本组成部分,触发器种类很多,但通常由d触发器、JK触发器组成的顺序电路分析构建电路时间时钟源段线性源逻辑分析器,7.7时序电路设计和仿真分析,时序逻辑电路由组合逻辑电路和存储电路(触发器)组成,并在时钟信号控制下工作。公用时序电路包括寄存器、移位寄存器、计数器、顺序脉冲发生器、序列信号发生器等。使用7.7.1十进制加法/减法计数器74LS192预设输入的十进制加法/减法可逆计数器设计 74LS192设计25进制减法计数器。7.7时序电路设计和仿真分析,7.7.2双向移位寄存器74LS1944位双向通用移位寄存器设计 74LS194,流量斜坡电路设计。7.7时序电路设计和仿真分析,7.7.3序列信号发生器电路设计序列信号:串行数字信号序列信号发生器:能够生成序列信号的电路配置方法:触发门电路;使用计数器数据选择器设计计数器74LS161和数据选择器74LS151设计8位序列信号(1110101000)生成器。7.8555定时器设计和仿真分析,重置RST,低级有效DIS放电输出,收集器打开THR高触发器输入部TRI低触发器输入部CON电压控制输入部OUT输出部,7.8555定时器设计和仿真分析,555定时器构建施密特触发器(施密特逆变器),直流偏压2.5V,7.8555定时器设计和仿真分析,555定时器单稳态触发器,7.9模式-数和数-模式转换器的仿真分析,ADC和DAC已经成为计算机系统必需的接口电路。7.9.1ADC配置和模拟分析ADC:将模拟信号转换为相应的二进制数字集。ADC的种类各不相同。直接间接示例 8位ADC模拟Place/Mixed/ADC_DAC/ADC,7.9模式-数和数-模式转换器的仿真分析,8位ADC,7.9模式-数和数-模式转换器的模拟分析,针简介:Vin输入模拟电压Vref参考电压,与Vref-的差异全电压Vref-参考电压SOC时钟脉冲侧OE转换为D0到D7二进制数字,d07eoc转换结束信号,高电平为转换结束,711001100,7.9模式-数和数-模式转换器的模拟分析,7.9.2DAC配置和模拟分析DAC种类很多。加权电阻型逆电流电阻网络加权载流量网络的基本原理构成了电流集,电流大小对应于数字信号各权重,数值量是将对应于1位的各电流相加,最后。7.9模式-数和数-模式变换器的仿真分析,选择8位电压输出DAC,7.9模式-数和数-模式转换器的模拟分析,8位电压输出DAC模拟,针脚含义:D0到D7二进制代码输入端模拟电压输出端Vref

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论