数字系统设计原理和方法

讨论了数字系统设计的原理和方法一、数字系统原理数字系统，即由一些具有数字运算和逻辑处理的逻辑单元组成的算术系统的一种，同时执行数字正算术运算和逻辑运算的电路称为数字电路。作为数字信号对数值量进行算术运算和逻辑运算的电路称为数字电路或数字系统。也称为数字逻辑电路，因为它具有逻辑运算和逻辑处理功能。数字电路通常分为组合逻辑电路和顺序逻辑电路。组合逻辑电路称为组合电路，由最基本的逻辑闸电路组合组成。输出值的特点是仅与该时间点的输入值相关。也就是说，输出由当时的输入值唯一确定。电路没有内存功能，如果输入状态发生变化(例如加法器、解码器、编码器、数据选择器等)，则输出状态发生变化。顺序逻辑电路是由最基本的逻辑门电路和反馈逻辑电路(输入输出)或设备组合而成的电路，与组合电路有最根本的区别，因为顺序电路具有内存功能。顺序电路的特点是，输出不仅与当时的输入值相关，还与电路的过去状态相关。触发器、闩锁、计数器、移位寄存器、内存等电路类似于作为时序电路典型设备的能量存储组件的电感或电容的电路。数字电路基于二进制逻辑代数，该逻辑代数使用同时执行数学和逻辑运算(和、或、非、判断、比较、处理等)的二进制数字信号，因此非常适合于计算、比较、存储、传输、控制、决策等应用。简单、可靠、高精度的基于二进制的数字逻辑电路。密集度高、尺寸小、功耗低是数字电路突出的优点之一。电路的设计、维护、维护灵活方便，集成电路技术的快速发展提高了数字逻辑电路的强度，集成电路块的功能由于小型集成电路(SSI)、中间集成电路(MSI)、大型集成电路(LSI)和超大型集成电路(VLSI)的发展而提高了组件级电路的设计配置只需连接到几个标准集成电路块单元。对于非标准特殊电路，也可以使用可编程逻辑阵列电路，以编程方式实现随机逻辑功能。由于数字系统的稳定性和实现方便，数字系统设计广泛应用于电视、雷达、通信、电子计算机、自动控制、宇宙等科学技术领域。二、实现方法近年来，可编程逻辑设备随着微电子制造工艺的发展取得了很大的进步。field programming logic array(FPGA)是代表作品之一，已广泛应用于电子、通信等领域，并成为数字系统设计领域的核心设备之一。这是基于现场可编程网关阵列(Fpga)(即PAL、GAL、CPLD等可编程设备)的进一步发展的结果。作为专用集成电路(ASIC)领域的半自定义电路出现，解决了自定义电路的不足，克服了原始可编程设备门电路数量的限制。以硬件描述语言(Verilog或VHDL)完成的电路设计是最新IC设计验证技术的主流，经过简单的综合和布局、FPGA快速刻录测试。这些可编辑元件可以用于实施基本逻辑闸电路(例如AND、OR、XOR、NOT)或复杂的组合功能(例如解码器或数学方程式)。在大多数FPGA中，这些可编辑组件还包括内存组件，如触发器(Flip-flop)或其它更完整的内存块。系统设计者可以通过可编辑连接连接FPGA内部的逻辑块，就像电路测试板嵌入在芯片中一样。成品FPGA的逻辑块和连接可以因设计者而异，因此FPGA可以执行所需的逻辑功能。FPGA通常比专用集成电路(ASIC)速度慢，并实现与ASIC电路区域相同的功能。但是，他们也有很多优点，为了修正快速成品、程序的错误和更便宜的费用，可以修改。制造商可能提供价格低廉但编辑能力较差的FPGA。这些芯片的可编辑性较低，因此这些设计的开发将在典型的FPGA中进行，然后转移到与ASIC类似的芯片上。也可以使用Cpld (complex可编程逻辑设备)。FPGA开发与传统PC、微控制器开发有很大区别。FPGA主要以并行计算、硬件描述语言实现；与冯诺依曼(von neumann)、哈佛(Harvard)等PC或单片机的顺序操作相比，存在巨大的差异，很难开始FPGA开发。目前国内有专业的FPGA外包商，如北京中科dingbridge ZKDQ-TECH。FPGA开发应从顶层设计、模块分层、逻辑实现以及硬件和软件调试开始。FPGA是由三部分组成的逻辑单元阵列逻辑单元阵列逻辑单元块(LCA):可配置逻辑模块可配置逻辑块(CLB)、I/o模块输入输出块(IOB)和内部连接现场可编程门阵列(FPGA)是与传统逻辑和门阵列(如PAL、GAL和CPLD设备)相比具有不同体系结构的可编程设备。FPGA构成了基本逻辑单元模块，其中每个查找表连接到d触发器的输入端，驱动具有不同触发器的逻辑电路，或使用驱动I/O的161小型锁表(RAM)组合使用金属连接在一起或连接到I/O模块的逻辑功能。FPGA的逻辑是通过将编程数据加载到内部静态存储单元来实现的。存储在内存单元中的值决定了逻辑单元的逻辑功能以及每个模块之间或模块与I/O之间的连接方式，最终决定了FPGA可以实现的功能，FPGA允许无限制编程。使用FPGA设计时需要注意的三个方面：1、面积和速度的交换。其中区域表示FPGA中的芯片资源，包括逻辑资源和I/O资源等。其中速度表示FPGA工作的最大频率(与DSP或ARM不同，FPGA设计工作频率不固定，与设计本身的延迟紧密连接)。在实际设计中使用最小的领域进行最快的设计是每个开发者追求的目标，但是“鱼和熊两者都做不到”的权衡显示了一个开发者的智慧。速度变化区域速度优势可以作为节约面积的代价获得。面积越小，意味着可以用更少的成本实现产品的性能。速度区域变化的原则经常用于设计更复杂的算法。在这种算法设计中，管道设计往往是必不可少的技术。这些模块在管道设计中重复使用，但使用次数不同的模块会占用大量FPGA资源。使用可重复使用的算法模块提取最小的多路复用单元，在原始设计中重复使用它们，但使用此最小的速度(而不是数量不同的模块)改造FPGA的设计技术。当然，为了实现这个替代过程，只能增加部分其他资源。但是，如果速度有利，增加的这种逻辑可以达到降低区域增长速度的目的。可以看出，速度变化领域的核心是高速基本装置的再利用。面积交换速度在此方法中，面积的例证可以与速度的提高交换。支持速度越高，意味着可以实现更高的产品性能。对于某些重视产品性能的应用程序，可以使用并行处理技术实现面积交换速度。2、硬件可实现原则。通常，FPGA设计使用HDL语言，例如verilog HDL或VHDL。使用HDL语言描述硬件电路功能时，请确保代码描述的电路在硬件中实现。Verilog HDL语言的语法类似于c语言，但有本质的区别。c语言可以编译为基于流程的高级语言，然后在CPU上运行。Verilog HDL语言本身就是硬件结构，编译后是硬件电路。因此，在c语言环境中应用某些语句没有问题，但在HDL语言环境中可能会产生不正确或不理想的结果。for(I=0)；I16I)dos omething()；在c语言中运行没有问题，但是在Verilog HDL环境中编译可能会严重浪费集成的资源。3、同步设计原则。同步和异步回路是FPGA设计的两种基本回路结构形式。异步电路最大的缺点是产生毛刺。同步设计的核心电路由多种触发器组成。这些电路的所有输出均由沿特定时钟角的驱动触发器生成。因此，并行设计可以很好地避免生成毛刺。无论您是逻辑设计师、硬件工程师或系统工程师，还是具有所有这些头衔，如果您在任何高速和多协议的复杂系统上使用FPGA，那么您将需要努力解决设备配置、电源管理、IP集成、信号完整性和其他一些关键设计问题。但是，目前在业界领先的FPGA公司工作的应用程序工程师每天都在经历这些问题，并提出了使设计工作更容易进行的设计指导和解决方案，因此，您不需要独自解决这些难题。目前FPGA市场上的主要供应商只有少数，包括Altera、Xilinx(以前的吉林技术)、Actel、Atmel、Lattice和QuickLogic，但是2007年11月，QuickLogic离开了FPGA市场，并退出了cssp(cusk logic)但是，新兴行业仍然出现在FPGA领域，如AchronixSemiconductor、MathStar等。除了数字逻辑专用进程逻辑设备之外，还包括混合、模拟逻辑设备(例如CypressSemiconductor的可编程系统芯片(psoc)或Actel等可编程混合芯片、Fusion或现场可编程模拟阵列)出现了。FPAA)等，我相信这些能给可编程芯片带来更多发电能源。4现场编程逻辑单元(FPGA)产品的应用范围从原始通信扩