数字电子技术基础第五章-触发器

,第五章触发器,5.1概述,5.2基本RS触发器,5.3钟控触发器,5.6触发器的电气特性,5.4主从触发器,5.5集成边沿触发器,重点:1.典型触发器的逻辑功能;,2.典型触发器的描述方法状态转换表、特性方程、转换图、时序图.,难点:1.主从JK触发器的一次变化问题.,5.1概述,一、基本要求,1.有两个稳定的状态(0、1)，以表示存储内容；,2.能够接收、保存和输出信号。,二、现态和次态,1.现态：,触发器接收输入信号之前的状态。,2.次态：,触发器接收输入信号之后的状态。,三、分类,1.按电路结构和工作特点：,基本、同步、主从、边沿。,2.按逻辑功能分：,RS、JK、D和T(T)。,3.其它：,TTL和CMOS，分立和集成。,G2,5.2基本RS触发器,5.2.1由与非门组成,一、电路及符号,Q=0,0态,Q=1,1态,0,1,1,0,G2,二、工作原理,Q=Q,“保持”,0,1,Q=0,0态,“置0”或“复位”(Reset),1,0,Q=1,1态,“置1”或“置位”(Set),信号同时撤消：,状态不定(随机),1,1,三、触发器逻辑功能的描述方法,1.状态表：,Qn+1,110111100101010011000001,011100,不用,不用,简化状态表,Qn+1,11,10,01,00,Qn,保持,1,置1,0,置0,不用,不允许,2.特性方程：,Qn+1,1,0,1,0,0,约束条件,1,3.状态转换图:,（波形图）,设触发器初始状态为0：,Q,Q,信号同时撤消,出现不确定状态,4.时序图,例,Q,5.2.2由或非门组成,一、电路及符号,二、工作原理,“保持”,“置0”,“置1”,“不允许”,若高电平同时撤消，则状态不定。,1,0,0,1,0,0,S,R,Q,三、特性表,四、基本RS触发器主要特点,1.优点：结构简单，具有置0、置1、保持功能。,2.问题：输入电平直接控制输出状态，使用不便，抗干扰能力差；R、S之间有约束。,波形图,课前回顾,讲课人：刘雪婷,电子邮箱：liuxuet,一、基本RS触发器,2.状态表：,Qn+1,11,10,01,00,Qn,保持,1,置1,0,置0,不用,不允许,3.特性方程：,约束条件,1.电路及逻辑符号,5.2.3集成基本触发器,一、CMOS集成基本触发器,1.由与非门组成：CC4044,三态RS锁存触发器特性表,2.由或非门组成：CC4043(略),二、TTL集成基本触发器,74279、74LS279,内含4个基本RS触发器,例1用基本RS触发器和与非门构成四位二进制数码寄存器。,高电平有效,低电平有效,数码输入,数码输出,置数控制（LD）,清零输入（Cr）,5.2.4应用举例,第一步：清零过程,0,0,1,不变,置0,1,置1,Qi=1,不变,Qi=0,第二步：置数过程,Qi=Di,1,0,不变,S=1,R=1,保持为0,置数前先清零,工作原理：,例2消除机械开关振动引起的抖动现象,S接B,S接A振动,悬空时间,S接A,S悬空时间,接B振动,钟控触发器：,触发器的工作状态不仅受输入端(R、S)控制，而且还受时钟脉冲(CP)的控制。,CP(ClockPulse):,等周期、等幅的脉冲串。,基本RS触发器：,S直接置位端；,R直接复位端。,(不受CP控制),同步触发器：,钟控RS触发器,钟控D触发器,5.3钟控触发器(同步触发器),钟控JK触发器,一、电路组成及工作原理,1.电路及逻辑符号,曾用符号,国标符号,2.工作原理,当CP=0,保持,当CP=1,与基本RS触发器功能相同,5.3.1钟控RS触发器,特性表,RS,Qn+1,00,01,10,11,Qn,1,0,不用,RSQn,000001010011100101110111,011100,不用,不用,Qn+1,Qn+1,0,0,1,0,1,1,约束条件,特性方程,特性表：,驱动表,QnQn+1,RS,00,01,10,11,0,01,10,0,状态图,S=0R=,R=0，S=1,R=0S=,S=0R=1,任何电路结构的RS触发器都有与此相同的功能表、特性方程及状态转换图。,在CP为低电平期间，触发器的状态不变。,在CP为高电平期间，R、S信号影响触发器的状态。,工作波形,二、主要特点,1.时钟电平控制,CP=1期间接受输入信号；,CP=0期间输出保持不变。,（抗干扰能力有所增强）,2.RS之间有约束,钟控RS触发器存在的问题：,触发器在R=1，S=1时，次态不确定的问题.,克服办法：采用JK触发器或D触发器,5.3.2钟控D触发器,一、电路组成及工作原理,（CP=1期间有效）,简化电路：省掉反相器。,二、主要特点,1.时钟电平控制，无约束问题；,2.CP=1时跟随。,下降沿到来时锁存,三、表示方法,符号,特性表,特性方程,CP=1期间有效,置0,置1,状态图,D=0,D=1,D=1,D=0,特性表,DQnQn+1,00,01,10,11,0,0,1,1,驱动表,QnQn+1,D,00,01,10,11,0,1,0,1,波形图,CP=1期间有效。,四.集成同步D触发器,1.TTL：74LS375,2.CMOS：CC4042,特性表,真值表,在CP的高电平期间，如R、S变化多次，则触发器的状态也会变化多次。触法器不能实现每来一个时钟只变化一次。,若要达到每来一个时钟只变化一次，对信号的要求是：信号的最小周期大于时钟周期。,电路对信号的敏感时间长，抗干扰能力差。,一般钟控触发器存在的问题：,5.4.1主从RS触发器,一、电路组成及符号,主,从,国标符号,下降沿有效,延迟,二、工作原理,1.接收信号：,CP=1,主触发器接收输入信号,CP=1期间有效,2.输出信号：,CP=0,主触发器保持不变；,从触发器由CP下降沿到来之前的确定。,5.4主从触发器,波形图,三、主要特点,1.主从控制，时钟脉冲触发。,主触发器接受输入信号,从触发器按照主触发器的内容更新状态。,从触发器输出端的变化只能发生在CP的下降沿。,2.R、S之间有约束。,四、异步输入端的作用,R、S同步输入端,受时钟CP同步控制,异步输入端,不受时钟CP控制,直接置位端,直接复位端,异步置位端,异步复位端,国标符号,曾用符号,课前回顾,讲课人：刘雪婷,电子邮箱：liuxuet,一、基本RS触发器,2.状态表：,Qn+1,11,10,01,00,Qn,保持,1,置1,0,置0,不用,不允许,3.特性方程：,约束条件,1.电路及逻辑符号,二、钟控RS触发器,1.电路及逻辑符号,国标符号,2.工作原理,当CP=0,保持,当CP=1,与基本RS触发器功能相同,特性表,RS,Qn+1,00,01,10,11,Qn,1,0,不用,约束条件,特性方程,三、钟控D触发器,1.电路组成及工作原理,（CP=1期间有效）,简化电路：省掉反相器。,2.主要特点,1)时钟电平控制，无约束问题；,2)CP=1时跟随。,下降沿到来时锁存,四、主从RS触发器,1.电路组成及符号,主,从,国标符号,下降沿有效,延迟,2.工作原理,1)接收信号：,CP=1,主触发器接收输入信号,CP=1期间有效,2)输出信号：,CP=0,主触发器保持不变；,从触发器由CP下降沿到来之前的确定。,一、电路组成及工作原理,国标符号,5.4.2主从JK触发器,主从JK触发器的动作特点:,所以，上升沿主触发器接收J，K的信号，下降沿从触发器按主触发器的状态更新，主从一致。,CP，从触发器按照主触发器的内容更新状态。,CP=1,主触发器接受输入信号。,特性方程：,特性表：,00,01,10,11,Qn,0,1,保持,置0,置1,翻转,状态转换图:,二、集成JK触发器(7472),1.逻辑符号,2.特性表,三、主要特点,1.主从控制脉冲触发，完善方便；,2.存在一次变化问题，抗干扰能力需提高。,1,0,0,CP=1期间，只有J端能输入,G8被封锁，不论K为何值，R=0，这将可能引起错误。,例如：,一般情况下，要求主从JK触发器在CP=1期间输入信号的取值应保持不变。,5.5.1边沿D触发器,一、电路组成及工作原理,从主,国标符号,1.电路组成及逻辑符号,5.5集成边沿触发器,2.工作原理,(1)接收信号：,CP=1,主触发器接收输入信号,主触发器跟随D变化,(2)输出信号：,CP=0,主触发器保持不变；,从触发器由CP下降沿到来之前的QnM确定。,从主,即：,下降沿时刻有效,3.异步输入端的作用,D同步输入端,受时钟CP同步控制,异步输入端,不受时钟CP控制,直接置位端,直接复位端,异步置位端,异步复位端,国标符号,曾用符号,4.波形,触发器的初始0状态可利用异步复位端接低电平实现。,注意：当D端信号和CP作用沿同时跳变时，触发器存入的是D跳变前的状态。,二、集成边沿D触发器,1.CMOS边沿D触发器,CC4013(双D触发器),符号,引出端功能,特性表,CP上升沿触发,解,SD、RD异步置位（置1）、复位（置0）端。,CP上升沿触发。,CP,D,SD,RD,Q,2.TTL边沿D触发器,7474(双D触发器),符号,引出端功能,特性表,3.主要特点CP的上升沿(正边沿)或下降沿(负边沿)触发；抗干扰能力极强；只有置1、置0功能。,5.5.2边沿JK触发器,一、电路组成符号及工作原理,JK,冗余项,CP下降沿有效,二、集成边沿JK触发器,1.CMOS边沿JK触发器,CC4027,国标符号,曾用符号,引出端功能,特性表,2.TTL边沿JK触发器,CP下降沿触发,异步复位端RD、异步置位端SD均为低电平有效,74LS112(双JK触发器),3.主要特点,CP的上升沿或下降沿触发；,抗干扰能力极强，工作速度很高，在触发沿瞬间，按的规定更新状态；,功能齐全(保持、置1、置0、翻转)，使用方便。,4.波形图,设输出端初态为0,Q,三、集成触发器逻辑符号,Q,Q,C1,1D,Q,Q,CP,C1,1JIK,JK,5.5.3边沿触发器的功能分类及相互转换,1.边沿触发器功能分类,1）RS型触发器,符号,特性表,Qn,1,0,不用,保持,置1,置0,不许,特性方程,约束条件,CP下降沿时刻有效,延迟输出(主从),2)JK型触发器,符号,特性表,Qn,0,1,保持,置0,置1,翻转,特性方程,CP下降沿时刻有效,在CP作用下，J、K取值不同时，具有保持、置0、置1、翻转功能的电路，都叫做JK型时钟触发器。,3)D型触发器,符号,特性表,特性方程,CP上升沿时刻有效,置0,置1,在CP作用下，D取值不同时，具有置0、置1功能的电路，都叫做D型时钟触发器。,4)T型触发器,保持,翻转,CP下降沿时刻有效,5)T型触发器,翻转,CP下降沿时刻有效,每来一个CP就翻转一次的电路叫T型时钟触发器。,在CP作用下，当T=0时保持状态不变，T=1时状态翻转的电路，叫T型时钟触发器。,2.不同类型边沿触发器间的转换,转换方法,转换要求,转换步骤：,（1）写已有、待求触发器的特性方程；,（2）将待求触发器的特性方程变换为与已有触发器一致；,（3）比较两个的特性方程，求出转换逻辑；,（4）画电路图。,已有集成触发器：D、JK,1）JKD、T、T、RS,“JK”的特性方程：,(1)JKD,“D”的特性方程：,转换图,(2)JKT,“T”的特性方程：,(3)JKT,即：T=1,转换图,(4)JKRS,若遵守约束条件，则,“”的特性方程：,2)DJK、T、T、RS,(1)DJK,D：,JK：,转换图,(2)DT,T：,(3)DT,T：,转换图,(4)DRS,RS：,(RS=0),3.触发器逻辑功能表示方法,1)特性表、卡诺图、特性方程,特性表、卡诺图、特性方程、状态图和时序图。,(1)特性表(真值表),(2)卡诺图,D触发器：,单变量的函数，其卡诺图无意义。,JK触发器：,(3)特性方程,D触发器：,JK触发器：,0000,01,01,00,11,10,2)状态图和时序图,(1)状态图,D触发器：,D=0,D=1,D=1,D=0,JK触发器:,J=0K=,J=1，K=,J=K=0,J=，K=1,(2)时序图,D触发器：,特点：表述了CP对输入和触发器状态在时间上的对应关系和控制或触发作用。,CP上升沿触发,JK触发器：,CP下降沿触发,例已知CP、J、K波形，画输出波形。假设初始状态为0。,JK,10,01,11,00,00,Q,0,1,0,0,1,1,5.5.4触发器逻辑功能表示方法间的转换,1.特性表卡诺图、特性方程、状态图和时序图,0,1,0,0,1,1,1,0,(1)特性表卡诺图、状态图,(2)特性表特性方程,向时序图的转换(略),2.状态图特性表、卡诺图、特性方程和时序图,0000,01,01,0,1,00,0,0,11,1,1,10,1,0,状态图时序图,例4.6.1已知CP、J、K波形，画输出波形。假设初始状态为0。,JK,10,01,11,00,00,Q,0,1,0,0,1,1,3.时序图特性表、特性方程、卡诺图、状态图,例已知如下时序图，画状态图。设Q0=0。,JK,Q,标出CP下降沿;,标出下降沿之前瞬间J、K、Q的值,001,000,100,011,010,110,101,111,标出下降沿之后瞬间的Q(Qn+1)值,01100110,列特性表、填卡诺图(略),特性方程：,5.6触发器的电气特性,5.6.1静态特性,1.CMOS触发器,由于CMOS触发器的输入、输出以CMOS反相器作为缓冲级，故特性与CMOS反相器相同，不赘述。,2.TTL触发器,与TTL反相器相同，不赘述。,5.6.2动态特性,1.输入信号的建立时间和保持时间,(1)建立时间tset,指要求触发器输入信号先于CP信号的时间。,(2)保持时间th,指保证触发器可靠翻转，CP到来后输入信号需保持的时间。,边沿D触发器的tset和th均在10ns左右。,2.时钟触发器的传输延迟时间,(1)tPHL,为输出端由高电平变为低电平的传输延迟时间。,TTL边沿D触发器7474，tPHL40ns。,(2)tPLH,为输出端由低电平变为高电平的传输延迟时间。,7474，25ns。,3.时钟触发器的最高时钟频率fmax,由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。,7474，fmax15MHz。,一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：,1.有两个稳定的状态（0状态和1状态）。,2.在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,因此，触发器具有记忆功能，常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输出的次态Qn+1与输出的现态Qn及输入信号之间的逻辑关系。触发器逻辑功能的描述方法主要有特性表、特性方程、状态转换图和波形图（时序图）。,第5章小结,三、触发器的分类,1.根据电路结构不同，触发器可分为,（1）基本触发器：输入信号电平直接控制。,特性方程,（2）同步触发器：时钟电平直接控制。,特性方程,同步RS触发器,CP=1（或0）时有效,同步D触发器,（约束条件）,（3）主从触发器：主从控制脉冲触发。,CP下降沿（或上升沿）到来时有效,特性方程,主从RS触发器,主从JK触发器,（4）边沿触发器：时钟边沿控制。,CP上升沿（或下降沿）时刻有效,特性方程,边沿D触发器,边沿JK触发器,2.根据逻辑功能不同，时钟触发器可分为,（1）RS触发器,（约束条件）,（3）D触发器,（4）T触发器,（5）T触发器,利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,（2）JK触发器,课前回顾,讲课人：刘雪婷,电子邮箱：liuxuet,一、基本RS触发器,2.状态表：,Qn+1,11,10,01,00,Qn,保持,1,置1,0,置0,不用,不允许,3.特性方程：,约束条件,1.电路及逻辑符号,二、钟控RS触发器,1.电路及逻辑符号,国标符号,2.工作原理,当CP=0,保持,当CP=1,与基本RS触发器功能相同,特性表,RS,Qn+1,0