北京大学-惠瑞捷SOC测试中心集成电路测试服务申请书

北京大学惠瑞捷SOC测试中心 电话京大学惠瑞捷SOC测试中心集成电路测试服务申请书（微电子所内部专用）编号：电路型号：电路名称：所属项目名称：项目来源：申请人：导师：所属实验室：电话：Email：测试开始日期：预计结束日期：测试内容及要求简介：导师签字：负责人签字：服务类型 封装后测试服务封装型号：（若不常用请另附封装厂提供的图纸说明），样品数量： 封装插座代购 测试负载板设计（子板）* DIP48和PGA68封装已有通用子板，无需另做负载板。建议100MHz以上工作频率电路做大板。 测试负载板制作（子板）* 提供母板 测试负载板设计（大板） 测试负载板制作（大板） 提供stiffener 圆片测试服务 探针卡设计 探针卡制作 测试数据转换 功能仿真VCD文件共个，最多周期数：，总时钟周期数： 扫描链WGL文件共个，最大扫描深度：，总扫描深度： 测试程序开发 离线工作站租用 在线测试机台租用 测试项目开发调试 其他服务：电路类型 数字电路 组合逻辑电路 时序逻辑电路 存储器电路 数字信号处理电路 微处理器电路 接口和控制电路 编/解码电路 其他数字电路： 模拟电路 运算放大器 调制/解调电路 稳压器 比较器 其他模拟电路： 数模混合电路 A/D转换器 D/A转换器 其他数模混合电路： PLL电路 模拟PLL电路 数字PLL电路 混合PLL电路 SOC电路（在上面选中所包含模块电路类型） 其他电路：测试类型 交流测试，时钟范围：MHz，或周期：ns 功能测试 时序测试 输入/输出电压灵敏度 扫描链测试 直流测试 通用PMU测量 高阻态测量 输入漏电流 电压表模式测量 连接性测量 输出直流电平（扇出能力） 工作电流（动态功耗） 待机电流（静态功耗） IDDQ测试 DAC测试，位数：bit，采样时钟 INL, DNL THD，信号频率 SND SNR SFDR ADC测试，位数：bit，采样时钟 INL, DNL THD，信号频率 SND NEFF SNR SFDR PLL测试（需使用TIA），信号频率：MHZ 抖动（有效值，RMS Jitter） 抖动（峰峰值，Peak to Peak Jitter） 频率 周期 脉宽 传播延迟 参数扫描测试 参数1：，范围，步进 参数2：，范围，步进 参数3：，范围，步进 参数4：，范围，步进 参数5：，范围，步进 参数6：，范围，步进 参数7：，范围，步进 参数8：，范围，步进 参数9：，范围，步进 其它测试器件封装封装型号：，封装管脚数：，实际连接管脚数：，未连接管脚数：测试仪资源管脚数管脚号数字通道（包括作直流偏置，=256）P600通道（最高660Mbit/s，=16）数字输入端口数字输出端口数字双向端口恒流源类偏置恒压源类偏置单端模拟输入（接WGD）差分模拟输入（接WGD）单端模拟输出（接WDD）差分模拟输出（接WDD）PLL输出（接TIA）CORE电源CORE地线PAD电源PAD地线模拟电源模拟地线9注：1. 管脚号之间用英文逗号“,”隔开，芯片内部已相连的管脚号请用英文括号“()”括起来。2. 测试资源详情请参考53/tech.htm ，点击相关资源PDF文件。3. 256路数字通道都可做数字i, o, io，每一通道还可作为恒流源或恒压源偏置。4. 通用电源GPDPS共4路，一般用作数字部分CORE和PAD电源；低噪声电源LNDPS共2路，一般用作模拟部分电源。5. 任意波形发生器WGD单端输出时共8通道，最多4通道同时可用，信号相同，差分输出时共4对通道，最多2对通道同时可用，信号相同。6. 采样仪WDD单端输入时共8通道，任1通道同时可用，差分输入时共4通道，任1对通道同时可用。7. 时隙仪TIA输入共7通道，任1通道同时可用，测传播延迟时任2通道同时可用。8. 管脚同时接测试仪多种资源时要另文说明，差分管脚需标识清楚正负端。芯片管脚定义表填表说明：管脚号为器件封装的管脚号；若有VCD或WGL文件，则管脚名称要与VCD和WGL文件中管脚名称相同。“测试仪连接”暂不填。类型：数字输入数字输出双向端口电压偏置电流偏置模拟输入模拟输出PLL输出Core电源Pad电源模拟电源Core地线Pad地线模拟地线ioioiiaiaopoVdd_CoreVdd_PadVdd_AnaGnd_CoreGnd_PadGnd_Ana管脚号管脚名称类型电平(范围)功能简介测试仪连接芯片测试VCD文件清单VCD文件名称文件大小时钟频率周期数功能简介合计注：1 VCD文件需为行为级，即功能仿真，不能是后仿真。简单的逻辑功能不需要VCD文件。2 VCD文件中需包括所有引出的数字管脚，不要有其它未引出的内部节点，但需要加上双向端口的控制节点（若未引出）。3 使用总线形式管脚名称中“”前面需有1空格。4 Input管脚以及双向端口为Input模式时不能为“X”，可为“Z”。5 Output管脚以及双向端口为Output模式时不能为“Z”，可为“X”。6 仿真时注意边沿尽量对齐，不要出现毛刺。7 双向端口由Input转为Output之前需先驱动“Z”。8 双向端口需注明控制端口方向的节点电平逻辑。请按如下示例填写双向端口控制表：Data 7:0IData_en0Data 7:0OData_en1芯片双向端口控制表双向端口I/O控制节点0/1芯片测试WGL文件清单WGL文件名称文件大小扫描深度功能简介合计芯片测试流程请详细说明，包括芯片