《数字电子技术项目教程》项目4-4位二进制数加法数码显示

项目44位二进制数加法数码显示电路的制作,4.1项目描述,本项目通过全加器逻辑功能验证、数值比较器逻辑功能验证技能训练，4位二进制数加法数码显示电路的制作，将数制、码制、半加器、全加器、比较器等相关知识内容有机融合。项目要求二进制数加法数码显示电路，能实现4位二进制数相加，并能通过译码显示电路实现数码显示。,4.2项目资讯,4.2.1数制与码制1数制数制就是数的进位制，在日常生活中广泛应用的是十进制，在数字电路中使用二进制、八进制和十六进制等。十进制十进制是以10为基数的计数体制。在十进制中，有0、1、2、3、4、5、6、7、8、9十个数码，它的进位规律是逢十进一。在十进制数中，数码所处的位置不同，所代表的数值不同。2）二进制二进制是以2为基数的计数体制，在二进制中，只有0和1两个数码，它的进位规律是逢二进一，各位权值是2的整数幂。,3）八进制八进制是以8为基数的计数体制，在八进制中，有0、1、2、3、4、5、6、7八个不同的数码，它的进位规律是逢八进一，各位权值为基数8的整数幂。4）十六进制十六进制是以16为基数的计数体制。在十六进制中，有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个不同的数码，其中A、B、C、D、E、F分别代表10、11、12、13、14、15。它们的进位规律是逢十六进一。各位权值为16的整数幂。,2不同数制间的转换1）非十进制数转换为十进制数由二进制、八进制、十六进制数转换为十进制数，只要将它们按权展开，求各位数值之和，即可得到对应的十进制数。(1011.01)2=123+022+121+120+02-1+12-2=8+2+1+0.25=(11.25)10(172.01)8=182+781+280+08-1+18-1=64+56+2+0.0125=(122.0125)10(8ED.C7)=8162+14161+13160+1216-1+716-2=(2285.7773)10,2）十进制数转换成非十进制数十进制数转换为非十进制数时，要将其整数部分和小数部分分别转换，结果合并为目的数制形式。（1）整数部分的转换整数部分的转换方法是采用连续“除基取余”，一直除到商数为0为止。最先得到的余数为整数部分的最低位。（2）小数转换的转换方法是采用连续“乘基取整”，一直进行到乘积的小数部分为0或满足要求的精度为止。最先得到的整数为小数部分的最高位。,3）二进制与八进制、十六进制间相互转换以二进制数的小数点为起点，分别向左、向右每三位(或四位)分一组。对于小数部分，最低位一组不足三位(或四位)时，必须在有效位右边补0，使其足位；然后，把每一组二进制数转换成八进制(或十六进制)数，并保持原排序。对于整数部分，最高位一组不足位时，可在有效位的左边补0，也可不补。4）八进制数或十六进制数转换成二进制数八进制(或十六进制)数转换成二进制数时，只要把八进制(或十六进制)数的每一位数码分别转换成三位(或四位)的二进制数并保持原排序即可。整数最高位一组左边的0及小数最低位一组右边的0可以省略。,2码制在数字系统中，二进制代码常用来表示特定的信息。将若干个二进制代码0和1按一定规则排列起来，表示某种特定含义的代码，称为二进制代码，或称二进制码。如用一定位数的二进制代码表示数字、文字和字符等。1）二-十进制代码将十进制数的09十个数字用二进制数表示的代码，称为二-十进制码，又称BCD码。由于4位二进制数码有16种不同组合，而十进制数只需用到其中的10中组合，因此二-十进制数代码有多种方案。,（1)8421BCD码8421BCD码是有权码，各位的权值分别为8、4、2、1。虽然8421BCD码的权值与四位自然二进制码的权值相同，但二者是两种不同的代码。（2)5421BCD码和2421BCD码5421BCD码和242lBCD码也是有权码，各位的权值分别为5、4、2、1和2、4、2、1。用4位二进制数表示1位十进制数，每组代码各位加权系数的和为其表示的十进制数。（3)余3BCD码余3码是862lBCD码的每个码组加3(0011)形成的。其中的0和9，1和8，2和7，3和6，4和5，各对码组相加均为1111，余3BCD码也是自补代码,简称余3码。余3码各位无固定权值，故属于无权码。,2）可靠性代码（1）格雷码格雷码是一种典型的循环码，属于无权码，它有许多形式(如余3循环码等)。循环码有两个特点：一个是相邻性，是指任意两个相邻代码仅有一位数码不同；另一个是循环性，是指首尾的两个代码也具有相邻性。（2）奇偶校验码奇偶校验码是最简单的检错码，它能够检测出传输码组中的奇数个码元错误。奇偶校验码的编码方法：在信息码组中增加1位奇偶校验位，使得增加校验位后的整个码组具有奇数个l或偶数个l的特点。如果每个码组中1的个数为奇数，则称为奇校验码；如果每个码组中1的个数为偶数，则称为偶校验码。,4.2.2加法器,1半加器两个一位二进制数相加运算称为半加，实现半加运算功能的电路称为半加器。半加器的输入是加数A、被加数B，输出是本位和S、进位C，根据二进制数加法运算写表达式,2.全加器,将两个多位二进制数相加时，除了将两个同位数相加外，还应加上来自相邻低位的进位，实现这种运算的电路称为全加器。全加器具有三个输入端，A、B为被加数和加数，Ci-1是来自低位的进位输入，两个输出端，Ci是向高位的进位输出，Si是本位和输出。写出输出逻辑表达式,3.多位加法器,1）串行进位加法器要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。如图4-3所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数，最低位全加器的Ci-1端应接0。,超前进位加法器为了提高速度，人们又设计了一种多位数快速进位(又称超前进位)的加法器。所谓快速进位，是指在加法运算过程中，各级进位信号同时送到各位全加器的进位输入端，现在的集成加法器，大多采用这种方法。CT74LS283是一种典型的快速进位的集成4位加法器；其逻辑符号如图所示。,4.2.3数值比较器,11位数值比较器当两个1位二进制数A、B进行比较时，其结果有以下三种情况：AB，A=B，AB。比较结果分别用YAB，YA=B，YAB表示。设AB时，YAB=1；A=B时，YA=B=1；AB时，YAB=1。可写出逻辑函数表达式,2多位数值比较器如两个多位二进制数进行比较时，则需从高位到低位逐位进行比较。只有在高位相应的二进制数相等时，才能进行低位数的比较。当比较到某一位二进制数不等时，其比较结果便为两个多位二进制数的比较结果。如两个4位二进制数A=A3A2A1A0和B=B3B2B1B0进行大小比较时，若A3B3，则AB；若A3B2，则AB；若A3=B3、A2B2，则AB。依次类推，直到比较出结果为止。,3数值比较器的扩展,用两片CT74LS85构成一个8位数值比较器。根据多位数值比较规则，在高位数相等时，则比较结果取决于低位数。因此，应将两个8位二进制数的高4位接到高位片上，低4位接到低位片上。,4.3技能训练,实训内容将两个多位二进制数相加时，除了将两个同位数相加外，还应加上来自相邻低位的进位。实现这种运算的电路称为全加器。用与非门和异或门构成全加器，电路如图所示。,实训步骤连接电路取74LS00、74LS86按照电路图连接电路。连接电源检查电路连接正确后，接上+5V电源，输入端接逻辑电平开关，输出端接LED电平指示，灯亮为1，灯灭为0。验证功能输入端按真值表输入不同数值，观察输出端接LED电平指示.,4.3.2.数值比较器逻辑功能验证,实训内容对两个位数相同的二进制整数进行数值比较并判定其大小关系的逻辑电路称为数值比较器。如两个多位二进制数进行比较时，则需从高位到低位逐位进行比较。只有在高位相应的二进制数相等时，才能进行低位数的比较。当比较到某一位二进制数不等时，其比较结果便为两个多位二进制数的比较结果。,比较器功能测试电路,实训步骤1）连接电路取74LS85按照电路图连接电路2）连接电源检查电路连接正确后，接上+5V电源，输入端接逻辑电平开关，输出端接LED电平指示，灯亮为1，灯灭为0。3）验证功能输入端按真值表输入不同数值，观察输出端接LED电平指示，,4.4项目实施,14位二进制数加法数码显示电路,4.4.2项目制作,1.元器件检测集成4位二进制超前进位加法器74LS283的检测采用图4-13所示，逻辑开关通断的不同组合，实现输入不同的4位二进制数A3A2A1A0、B3B2B1B0，S4S3S2S1为其和数输出，观察发光二极管的发光和熄灭情况，灯亮为1，灯灭为0，将测试结果与理论分析对比是否一致，确定74LS283功能是否正常。电路中其它元件的检测，与前面项目中检测方法相同。,2.电路安装1）将检测合格的元器件按电路图连接安装在面包板上。2）插接集成电路时，使两排引脚与底板上插孔对应，轻轻用力将电路插上。3）导线应粗细适当，一般选取直径为0.60.8mm的单股导线，最好用不同色线以区分不同用途。4）布线应有次序地进行，按信号源的顺序从输入到输出依次布线。5）连线应避免过长，避免从集成元件上方跨越，避免多次的重叠交错，以利于布线，更换元件，以及故障检查和排除。6）电路布线应整齐、美观、牢固。水平导线应尽量紧贴底板。7)安装过程要细心，防止导线绝缘层被损伤，不要让线头、螺钉、垫圈等异物落入安装电路中，以免造成短路或漏电。8）电路安装完后，检查电路连接，确认无误后再接入电源