计算机系统结构实验-3.2--硬布线版CPU-赖晓铮

计算机系统结构实验系列，1。微程序中央处理器2。硬线中央处理器3。流水线中央处理器4。嵌套中断中央处理器。赖博士，华南理工大学莱克斯QQ:68046508。(2)硬连线中央处理器实验。实验内容：设计一个硬连线版本的中央处理器：在功能上与上述微程序版本的中央处理器完全兼容：数据通路是相同的，指令系统是相同的，除了在每个定时阶段用硬连线逻辑电路产生微操作信号，代替微程序控制器。在硬连线的中央处理器上验证中央处理器指令程序的微程序版本。实验目的：掌握基于硬连线控制器的中央处理器的设计原理。理解机器指令的硬连线逻辑实现方法。硬连线版本的中央处理器电路图，中央处理器指令集(操作代码表)，1。系统说明：2。寄存器和输入输出操作指令：3。内存和堆栈操作指令：4。跳转系列指令：5。算术逻辑运算指令：5。算术逻辑运算指令：初始化过程时钟信号CLK接管手动开关，开始模拟并使能复位信号# RESET=0；手动按下手动开关“010”，然后使信号#RESET=1。注：初始化完成后，如果时钟信号CLK继续连接到开关手动，中央处理器进入手动模式，手动切换，产生时钟信号CLK，程序一步执行；如果时钟信号CLK连接到信号源自动CLK(主频10Hz)，中央处理器进入自动模式，程序自动运行，直到暂停高级语言测试指令的“断点”。在重启过程中(跳出“断点”)，时钟信号CLK连接到开关MANUAL，复位信号端子#RESET的状态“101”被手动改变，即重启完成，执行继续到“断点”之后。注：跳出“断点”后，中央处理器进入下一条指令的取指令周期。实验步骤(一致性验证):1)硬连线版本的中央处理器项目工程的子文件夹程序与微程序版本的中央处理器项目工程的子文件夹程序完全一致。请逐一编译、刻录、手动进入或自动运行所有机器指令asm文件。(汇编和烧录asm文件的方法见“2.6存储器实验”)2)在手动单步执行过程中，对照相应的指令流程图，观察定时电路的M状态机和M信号输出的变化，并记录每M个周期中的AR、IR、PC、通用寄存器Rx和总线BUS的数据。3)程序自动运行时，通过HLT指令在程序需要调试的位置设置“断点”。观察“断点”的暂停时间，观察并记录AR、IR、PC、通用寄存器Rx和总线BUS的数据(注意：增加HLT指令的“断点”会导致跳转指令的目标地址偏移问题)。4)修改中断程序INT_IRET，在主程序的不同位置设置HLT“断点”来模拟中断。在“断点”暂停时间，信号CLK切换到手动单步执行，触发“中断”按钮(模拟外部中断)，进入中断时观察并记录PC机/BP机、PSW/BP机_PSW和总线总线的数据变化。实验步骤(子程序调用):1)在实际应用中，经常需要多次使用某个程序。为了避免重复写入和节省内存空间，主程序可以在需要时对程序进行分离和重复调用。这个程序叫做“子程序”。在本书的中央处理器指令集中没有特殊的子程序调用和返回指令。然而，因为子程序调用的位置是固定的和可预测的(不同于中断的随机发生)；因此，可以采用一系列跳转指令来实现子程序的跳转和返回功能。2)子程序实例SUB_PROG存储在硬连线中央处理器项目工程的子文件夹测试中。其功能类似于汇编语言中的“CALL”和“RET”语句。它的功能是计算内存中一个数组包含多少个正数、零和负数(所有数字都以补数的形式表示)，并将统计结果分别存储在寄存器R1(正数)、R2(零)和R3(负数)中。具体代码如下页所示。3)自动编译、烧录和运行SUB_PROG源程序，并在自动运行过程中观察寄存器R0、R1、R2和R3的“断点”暂停时间和数据变化。实验步骤(子程序调用):4)修改SUB_PROG源程序中的数组(数据存储在内存地址02-07H中)，改变正数、零和负数的比例，并在程序结束时记录寄存器R1、R2和R3的最终结果的变化。5)与“3.1”的“实验3循环结构程序”相比。微程序控制的中央处理器实验”，这个程序能从数组中顺序读出数据并调用子程序进行统计吗？如果通用寄存器不够，解决方案是什么？6)修改子程序源程序，例如，将弹出指令放入子程序，或将输出指令放入主程序的循环中。如果只增加或删除一些指令，子程序调用会发生什么？(提示：跳转地址有问题)使用跳转系列指令来模拟子程序调用有什么缺点？7)与“3.1”的“实验4中断程序”相比。微程序中央处理器实验”，子程序是否保护主程序使用的所有通用寄存器？子程序调用和中断有什么区别？在硬连线版本的中央处理器中，软件方法可以通过跳转指令JMP来调用和返回子程序，类似的功能也可以通过硬件电路来实现。为了保持指令长度和操作码位不变，请设计硬件电路来实现从立即数/寄存器获得跳转地址的调用和返回指令。(注意：CALL指令和JMP指令可以共享操作代码0001，指定JMPR/JxR指令的地址源只能是寄存器R1。修改跳转系列指令的格式，如下表所示：指定如果指令I1I0=00，它是双字节JMP/Jx指令；如果指令I1I0=01，则表示单字节JMPR/JxR指令；如果指令I1I0=10，则表示它是双字节子程序CALL指令CALL，子程序跳转处“断点”的保存地址是第二字节ADDR；如果指令I1I0=11，则意味着它是单字节子程序调用指令CALLER，子程序跳转处“断点”的保存地址是寄存器R3。类似地，在中断子程序中，I1I0=00IRET的中断返回指令；在主程序中，可以指定子程序返回指令RET的I1I0=01。(2)硬连线的中央处理器实验、跳转、中断返回和子程序调用系列指令。注意：子程序调用也需要设置一组类似中断电路的“断点”寄存器BP_SUB，不能与中断共享“断点”。否则，在中断期间不允许子程序调用，在子程序调用期间不允许中断。在中央处理器指令集中，条件跳转指令Jx/JxR的跳转条件是标志位CF/ZF/SF=1。然而，当标志位CF/ZF/SF=0时，有时需要跳转，否则它不会跳转，即JNx/JNxR指令。上述功能可以通过Jx/JxR和JMP/JMPR指令的组合跳转，用软件方法实现，但处理器效率不高。请通过硬件电路直接实现JNx/JNxR指令功能：(2)硬连线中央处理器实验、硬连线中央处理器组成原理、时序电路(CLOCK)硬连线控制器指令状态机流程图取周期、中断处理周期和系统指令寄存器和I/O操作指令存储器和堆栈操作指令中断返回和跳转序列指令算术逻辑操作序列指令、多周期硬连线控制器“状态机”、M1 M2: NOP/HLT指令M1 M3:输入、输出、MOV、IRET、JMPR(JMPR/JxR)指令POP、SET、SOP、JMPI(JMP/Jx)指令M1 M5:LAD、STO、SHT、ALU2_R(加、减、与、或、异或)指令M1 M6:A1 U2 _ I(ADDI、SUBI、ANDI、ORI、XORI)指令、定时发生器电路图、定时发生器M和停止信号硬接线逻辑、指令译码电路和参