CMOS数字电路基本单元.ppt

1,CMOS数字电路基本单元,2,CMOS数字电路基本单元,CMOS反相器电路CMOS门电路CMOS传输门CMOS版图设计CMOS反相器版图设计流程其它,3,基本电路结构：CMOS,4,CMOS反相器,PMOS管,负载管,NMOS管,驱动管,开启电压|VTP|=VTN，且小于VDD。,1CMOS反相器的工作原理,5,VIL=0V,截止,导通,VOHVDD,当uI=VIL=0V时，VTN截止，VTP导通，uO=VOHVDD,6,UIH=VDD,截止,UOL0V,当uI=VIH=VDD，VTN导通，VTP截止，uO=VOL0V,导通,7,反相器的逻辑功能和工作特点,实现反相器功能（非逻辑）。VTP和VTN总是一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。,8,CMOS反相器的电压传输特性和电流传输特性,AB段：截止区iD为0,BC段：转折区阈值电压UTHVDD/2转折区中点：电流最大,CMOS反相器在使用时应尽量避免长期工作在BC段。,CD段：导通区,9,CMOS电路的优点,（1）微功耗。CMOS电路静态电流很小，约为纳安数量级。（2）抗干扰能力很强。输入噪声容限可达到VDD/2。（3）电源电压范围宽。多数CMOS电路可在318V的电源电压范围内正常工作。（4）输入阻抗高。（5）负载能力强。CMOS电路可以带50个同类门以上。（6）逻辑摆幅大。（低电平0V，高电平VDD）,10,负载管串联（串联开关）,驱动管并联（并联开关）,CMOS或非门,A、B有高电平，则驱动管导通、负载管截止，输出为低电平。,1,0,截止,导通,2CMOS门电路,11,该电路具有或非逻辑功能即,当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。,0,0,截止,导通,1,12,CMOS与非门,该电路具有与非逻辑功能，即,CMOS与非门,负载管并联（并联开关）,驱动管串联（串联开关）,13,CMOS传输门,（a）电路（b）逻辑符号,14,CMOS传输门工作原理,15,CMOS模拟开关（传输门的应用）,CMOS模拟开关：实现单刀双掷开关的功能。,C=0时，TG1导通、TG2截止，uO=uI1；C=1时，TG1截止、TG2导通，uO=uI2。,16,(a)电路(b)逻辑符号,CMOS三态门（传输门的应用）,17,1）、布局要合理（1）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如p阱与p管漏源p+区离远一些，使pnp，抑制Latch-up，尤其是输出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。,CMOSIC版图设计技巧,18,2）、单元配置恰当（1）芯片面积降低10%，管芯成品率/圆片可提高1520%。（2）多用并联形式，如或非门，少用串联形式，如与非门。（3）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。,19,布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。注意VDD、VSS布线，连线要有适当的宽度。容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。,3）、布线合理,20,（1）为抑制Latchup，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。采用接衬底的环行VDD布线。增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。尽量使VDD、VSS接触孔的长边相互平行。接VDD的孔尽可能离阱近一些。接VSS的孔尽可能安排在阱的所有边上（P阱）。,4）、CMOS电路版图设计对布线和接触孔的特殊要求,21,（2）尽量不要使多晶硅位于p+区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（3或4）因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量,22,（1）全局电源线、地线和时钟线用第二层金属线。（2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。（3）尽可能使两层金属互相垂直，减小交叠部分得面积。,5）、双层金属布线时的优化方案,23,CMOS反相器版图流程,24,Nwell,Pwell,CMOS反相器版图流程(1),1.阱做N阱和P阱封闭图形，窗口注入形成P管和N管的衬底,25,Ndiffusion,CMOS反相器版图流程(2),2.有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,26,Pdiffusion,CMOS反相器版图流程(2),2.有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层,27,Polygate,CMOS反相器版图流程(3),3.多晶硅做硅栅和多晶硅连线，封闭图形处，保留多晶硅,28,N+implant,CMOS反相器版图流程(4),4.有源区注入P+，N+区（select)。,29,P+implant,CMOS反相器版图流程(4),4.有源区注入P+、N+区（select)。,30,contact,CMOS反相器版图流程(5),5.接触孔多晶硅，注入区和金属线1接触端子。,31,Metal1,CMOS反相器版图流程(6),6.金属线1做金属连线，封闭图形处保留铝,32,via,CMOS反相器版图流程(7),7.通孔两层金属连线之间连接的端子,33,Metal2,CMOS反相器版图流程(8),8.金属线2做金属连线，封闭图形处保留铝,34,VDD,GND,VDD,GND,inverter：,Schematic:,Layout:,input,output,m1,m2,m2,m1,35,1).阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2).有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3).多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅4).有源区注入P+、N+区（select)。做源漏及阱或衬底连接区的注入5).接触孔多晶硅，注入区和金属线1接触端子。6).金属线1做金属连线，封闭图形处保留铝7).通孔两层金属连线之间连接的端子8).金属线2做金属连线，封闭图形处保留铝,硅栅CMOS版图和工艺的关系,36,1).有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。2).有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。3).至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。4).有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区，P+注入区比所交有源区要大些。,须解释的问题,37,5).有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区，N+注入区比所交有源区要大些。6).两层半布线金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，