AT89C51的引脚功能

-VCC:电源电压。-GND:地面。-P0端口：P0端口是一个8位漏极开路双向输入/输出端口，每个引脚可以吸收8TTL栅极电流。当P1端口的引脚写“1”时，它被定义为高电阻输入。P0可用于外部程序数据存储，可定义为数据/地址的第八位。在闪存编程期间，端口P0用作原始代码的输入端口。当检查闪存时，P0输出原始代码。此时，P0的外部电位必须被拉高。-P1端口：P1端口是一个8位双向输入/输出端口，内置上拉电阻。P1端口缓冲器可以接收和输出4TTL栅极电流。P1端口引脚写入“1”后，电位内部拉高，可用作输入。当P1端口从外部拉低至低电平时，由于内部上拉，电流将被输出。在闪存编程和验证期间，P1端口被接收为第八个地址。-P2端口：P2端口是一个8位双向输入/输出端口，内置上拉电阻。P2端口缓冲器可以接收和输出4个TTL门电流。当P2端口写入“1”时，其引脚电位被内部上拉电阻拉高，并用作输入。作为输入，P2端口的引脚电位从外部拉低，这将输出电流，这是由内部上拉引起的。当P2端口用于访问外部程序存储器或16位地址外部数据存储器时，P2端口输出地址的高8位。当给出地址“1”时，它利用了内部上拉的优势。当读写外部8位地址数据存储器时，P2端口输出其特殊功能寄存器的内容。在闪存编程和验证期间，P2端口接收高八位地址信号和控制信号。-P3端口：P3端口的引脚是8个带内部上拉电阻的双向输入/输出端口，可接收和输出4个TTL栅极电流。当P3端口写有“1”时，它们被内部拉高并用作输入。作为输入，由于外部下拉较低，P3端口将输出电流(ILL)，这也是由于上拉。P3端口也可以作为AT89C51的一些特殊功能端口，如下图所示：P3.0 RXD(串行输入)P3.1 TXD(串行输出)P3.2(外部中断0)P3.3(外部中断1)P3.4 T0(定时器0外部输入)P3.5 T1(定时器1外部输入)P3.6(外部数据存储器写选通)P3.7(外部数据存储器读取选通)P3端口同时接收一些用于闪存编程和程序验证的控制信号。-RST:复位输入。当振荡器复位器件时，在两个机器周期内保持RST引脚高电平。当访问外部存储器时，数据锁存器允许的输出电平用于锁存地址的状态字节。该引脚用于在闪存编程期间输入编程脉冲。正常情况下，ALE端子以恒定频率周期输出正脉冲信号，该频率周期为振荡器频率的1/6。因此，它可以用作外部输出脉冲或用于计时目的。然而，应该注意的是，每当ALE脉冲被用作外部数据存储器时，它将被跳过。如果要禁用ALE的输出，可以在SFR8EH地址上设置0。此时，ALE仅在执行MOVX和MOVC指令时工作。此外，该引脚被稍稍拉高。如果微处理器在外部执行状态ALE下被禁用，则该设置无效。外部程序存储器的选通信号。在外部程序存储器访问期间，每个机器周期有效两次。然而，当访问外部数据存储器时，这两个有效信号将不会出现。:访问外部只读存储器；当它被压低时；当注意加密模式1时，将内部锁定为复位；当终端保持高电平时，访问内部只读存储器。该引脚还用于在闪存编程期间施加12V编程电源(VPP)。-XTAL 1:反相振荡器放大器的输入和内部时钟操作电路的输入。-XTAL2:反向振荡器的输出。(3)内部结构框图如图10所示。图10 at89c 51内部结构框图(3)3)at89c 51的基本操作如图11所示，应时振荡器晶体连接在X1和X2之间，构成单片机的时钟电路。它还有另一种连接方式：外部振荡器的信号直接连接到XTAL1端，XTAL2端悬空。AT89C51的复位引脚RST/VP通过片内施密特触发器(噪声抑制功能)连接到片内复位电路。施密特触发器的输出由复位电路在每个机器周期采样一次。当振荡电路工作并且RST引脚被加高电平以维持至少2个机器周期时，AT89C51可以完成复位。复位不影