电工学(少学时)第十二章组合逻辑电路.ppt

,B.数字电子技术,12.1基本逻辑关系与门电路,12.4组合逻辑电路的分析,12.6加法器,12.5组合逻辑电路的设计,第12章门电路和组合逻辑电路,12.2集成复合逻辑门电路,12.3逻辑代数基础,12.7编码器,12.8译码器,概述,逻辑电路,组合逻辑电路,时序逻辑电路,任意时刻的输出信号仅取决于该时刻的输入信号，而与该时刻之前电路的历史状态无关,任意时刻的输出状态除与现时输入信号有关外还与电路的原状态有关,组合电路的输出与电路的历史状态无关。时序电路的输出与电路的历史状态有关。,一、逻辑电路的分类及特点,如：,脉冲信号是指作用时间很短的突变电压或电流,二、脉冲信号及其参数,三、二极管和三极管的开关作用,1.二极管的开关特性,相当于开关断开,相当于开关闭合,3V,0V,“1”,“0”,2.三极管的开关特性,3V,0V,uO0V=“0”,相当于开关断开,相当于开关闭合,uO+UCC=“1”,“1”,“0”,uCE0V,iC0,=12V,C,E,B,当用两个二进制数码来表示两种不同的状态时，按照某种指定的因果关系，它们之间也可以进行运算，这种运算称为逻辑运算。逻辑运算是按位进行的，不牵扯进位和借位。,逻辑电路中的输入、输出变量称为逻辑变量。逻辑变量一般用英文大写字母A，B，C，F，Y等来表示。逻辑变量的取值只可为0和1。,五、逻辑运算,四、逻辑变量,12.1基本逻辑关系与门电路,12.1.1三种基本逻辑关系,在逻辑代数中，三种基本的逻辑关系为“与(AND)”逻辑、“或(OR)”逻辑和“非(NOT)”逻辑。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的逻辑意义。,“与”逻辑又称为逻辑乘，“或”逻辑又称为逻辑加，“非”逻辑又称为逻辑反。,由“与”、“或”、“非”逻辑的组合构成的逻辑关系称为复合逻辑。,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示（状态赋值）。,逻辑表达式：Y=AB,1.“与”逻辑关系,“与”逻辑关系是指当决定某一事件的条件全部具备时，该事件才会发生。,0,1,0,B,Y,A,真值表,逻辑表达式：Y=AB,由真值表可见，“与”逻辑的运算规则为：,00=001=010=011=1,推论：A0=0A1=AAA=A,2.“或”逻辑关系,“或”逻辑关系是指当决定某一事件的条件之一具备时，该事件就会发生。,逻辑表达式：Y=A+B,真值表,1,1,1,0,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。,逻辑表达式：Y=A+B,由真值表可见，“或”逻辑的运算规则为：,0+0=00+1=11+0=11+1=1,推论：A+0=AA+1=1A+A=A,3.“非”逻辑关系,即“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,“非”逻辑关系是指当决定某一事件的条件不具备时，该事件就会发生；而当条件具备时，该事件反而不会发生。,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。,由真值表可见，“非”逻辑的运算规则为：,门电路是用以实现逻辑运算关系的电子电路，与前面所讲过的基本逻辑关系相对应。,基本门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,12.1.2基本逻辑门电路,所谓“门”就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,逻辑门电路是数字电路中最基本的逻辑单元，它们可以实现相应的逻辑关系运算。,由电子电路(门电路)实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,标准TTL门电路的输入/输出逻辑电平,CMOS门电路的输入/输出逻辑电平(a)5VCMOS电路;(b)3.3VCMOS电路,一、“与”门电路及其逻辑符号,1.二极管“与”门电路,2.工作原理,输入A、B、C全为高电平“1”时，输出Y为“1”。,输入A、B、C有低电平“0”时，输出Y为“0”。,0V,0V,3V,即：有“0”出“0”，全“1”出“1”,当B=1时，F=A1=A与门打开,当B=0时，F=A0=0与门关闭,信号输入端,与门也可以起控制门的作用,信号控制端,二、“或”门电路及其逻辑符号,1.二极管“或”门电路,0V,3V,3V,2.工作原理,输入A、B、C全为低电平“0”，输出Y为“0”。,输入A、B、C有一个为高电平“1”，输出Y为“1”。,即：有“1”出“1”，全“0”出“0”,信号输入端,信号控制端,当B=0时，F=A+0=A或门打开,当B=1时，F=A+1=1或门关闭,或门还可以起控制门的作用,三、“非”门电路及其逻辑符号,“0”,“1”,1.三极管“非”门电路,“0”,“1”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,三极管非门,与非门,12.1.3复合逻辑门电路,1.逻辑“与非”门电路,有“0”出“1”，全“1”出“0”,或非门,2.逻辑“或非”门电路,有“1”出“0”，全“0”出“1”,三极管非门,与或非门,3.逻辑“与或非”门电路,“与或非”门真值表,分离元件门电路缺点,1、体积大、工作不可靠。,2、需要不同电源。,3、各种门的输入、输出电平不匹配。,12.2集成逻辑门电路,TTL晶体管-晶体管逻辑集成电路,集成门电路,双极型,TTL(Transistor-TransistorLogicIntegratedCircuit,TTL),ECL(射极耦合逻辑门),NMOS,CMOS,PMOS,单极型（Metal-Oxide-(MOS型)Semiconductor，MOS）,MOS金属氧化物半导体场效应管集成电路,12.2.1集成门电路的分类,I2L门(集成注入逻辑门),按逻辑功能来划分，集成逻辑门电路又可以划分为：与门，或门，非门，与非门，或非门，与或非门，异或门等等，在数字集成电路中它们都属于小规模集成电路。,CMOS或非门原理电路,A=0，B=0，,PMOS1和PMOS2导通,NMOS1和NMOS2截止,A=0，B=1，,PMOS1和NMOS2导通,NMOS1和PMOS2截止,A=1，B=0，,NMOS1和PMOS2导通,PMOS1和NMOS2截止,A=1，B=1，,PMOS1和PMOS2截止,NMOS1和NMOS2导通,CMOS或非门,12.2.2MOS门电路,一、CMOS“或非”门电路,F=1,F=0,F=0,F=0,有“1”出“0”，全“0”出“1”,1000,00011011,真值表,F,或非门,有“1”出“0”，全“0”出“1”,二、CMOS传输门电路,（1）电路,（2）工作原理,设：,可见ui在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通）ui可传输到输出端，即uO=ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310V）,导通,可见ui在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开）ui不能传输到输出端。,（010V）,开关电路,12.2.3TTL门电路,(晶体管晶体管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成TTL门电路的工作原理、特性和参数。,一、TTL“与非”门电路,1.电路结构,多发射极三极管,与门,(1)输入全为高电平“1”(3.6V)时,2.工作原理,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,1V,T2、T5截止,负载电流（拉电流）,(2)输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,“与非”逻辑关系,“与非”门,二、三态输出“与非”门,“1”,1.电路,截止,“0”,导通,当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态，用字母Z表示。,0高阻态Z,表示任意态,逻辑符号,逻辑功能:,E=0F=Z,E=1F=Z,高电平使能,低电平使能,逻辑符号,可实现用一条总线分时传送几个不同的数据或控制信号。,四、TTL异或门,“异或”逻辑关系是指当两输入变量状态相异时输出为“1”，两输入变量状态相同时输出为“0”。,“异或”逻辑表达式：,异或逻辑的真值表,1,0,1,0,“异或”门的逻辑符号,“异或”（XOR）逻辑的运算规则,“异或”逻辑表达式：,“相同出0，相异出1”,推论：,门电路小结,CMOS电路优点,(1)静态功耗低（每门只有0.01mW,TTL每门10mW),(2)抗干扰能力强,(3)扇出系数大,(4)允许电源电压范围宽(318V),(1)速度快,(2)抗干扰能力强,(3)带负载能力强,五、常用逻辑门输入/输出逻辑关系记忆口诀,1、与门,“有0出0，全1出1”,2、或门,3、与非门,4、或非门,“有1出1，全0出0”,“有0出1，全1出0”,“有1出0，全0出1”,5、异或门,“相同出0，不同出1”,例：已知四种门电路的输入/输出波形如图所示，试判断它们分别是哪四种门电路？,或门,与门,非门,或非门,例：已知，输入信号A和B的波形如图所示，试画出Y1、Y2的波形。,有“0”出“1”，全“1”出“0”,例：已知，输入信号A和B的波形如图所示，试画出Y1、Y2的波形。,“相同出0，相异出1”,12.3逻辑代数及函数化简,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,2.常量与变量的关系,12.3.1逻辑代数运算法则,自等律,0-1律,重叠律,还原律,互补律,1.常量与常量的关系,00=001=010=011=1,0+0=00+1=11+0=11+1=1,普通代数不适用！,证:,2)结合律,3)分配律,A=A1,3.逻辑代数的基本运算法则,1)交换律,A+1=1,反演律,列状态表证明：,吸收律,反演律即为著名的摩根(DeMorgan)定理,自等律,A+0=AA1=A,0-1律,A+1=1A0=0,重叠律,A+A=AAA=A,互补律,还原律,表12.3.1逻辑代数的基本公式（1）,交换律,结合律,分配律,吸收律,反演律(摩根定律),A+B=B+AAB=BA,A+(B+C)=B+(C+A)=C+(A+B)A(BC)=B(CA)=C(AB),A+(BC)=(A+B)(A+C)A(B+C)=(AB)+(AC),A+(AB)=AA(A+B)=A,表12.3.1逻辑代数的基本公式（2）,12.3.2逻辑函数的表示方法,1.真值表,将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。,例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。试列出表示其逻辑关系的真值表。,列逻辑真值表,三个输入变量有23=8，八种组合状态,n个输入变量有2n种组合状态,真值表,变量逻辑赋值,1.将输出变量值为“1”所对应的输入变量的取值组合作为一个乘积项，在这个乘积项中，值为“1”的输入变量写为原变量的形式，值为“0”的输入变量写为反变量的形式；2.将这些乘积项相加，即可得到“与或”逻辑函数式。,由真值表写出逻辑函数式的方法,2.逻辑式,用“与”、“或”、“非”等逻辑运算符来表达逻辑函数的表达式。,由若干个变量乘积项之和构成的逻辑函数式称为“与或”表达式。,取Y=“1”(或Y=“0”)列逻辑式,各组合之间是“或”关系,反之，也可由逻辑式列出真值表。,3.逻辑图,用逻辑图形符号来表示各变量之间逻辑关系的电路图。,将输入变量每一种可能出现的取值与对应的输出值依次排列起来所得到的电平波形图即称为逻辑函数的波形图。,4.波形图,12.3.3逻辑函数的化简,例1：,化简,（1）并项法,例2：,（2）吸收法,吸收,化简,一、逻辑函数的公式化简法,例3：,化简,（3）配项法,二、逻辑函数的卡诺图化简法,卡诺图:是与变量的最小项对应的、按一定规则排列的方格群图，每一小方格内填入一个最小项。,1.最小项：对于n个输入变量的函数有2n种组合,其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量或反变量形式出现一次，且仅出现一次。,如：两个输入变量有4种组合，最小项就是4个，卡诺图也相应由4个小方格组成。,在卡诺图的行和列分别标出变量及其状态。,2.卡诺图画法,二进制数对应的十进制数编号,循环码,（1)根据真值表画出卡诺图,如:,将使输出变量值为“1”所对应的小方格内填入1，为“0”的小方格内填入0(或什么都不填)。,（2)根据逻辑式画出卡诺图,将逻辑式中存在的最小项分别用“1”填入对应的小方格内，其余的小方格内填入“0”，或什么都不填。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项形式，然后再填写卡诺图。,例如：,解：,AB,AC,例：用卡诺图表示逻辑函数F(A，B，C，D),3.应用卡诺图化简逻辑函数,用卡诺图化简逻辑函数的一般规则：,如果有2n个值为1的相邻最小项（n=1，2，3)排成一个矩形组，则它们必可合并为一个乘积项，并可以消去n个变量因子，合并后的结果中仅包含这些最小项的公共变量因子。,11,利用对称相邻性可以实现化简,如果是两个几何相邻单元取值同为1，则可以合并为一项，并消去一个变量。,11,1,1,如果是四个几何相邻单元取值同为1，则可以合并为一项，并消去两个变量。,1111,1111,=C,1,1,1,1,11,11,错误的圈法,正确的圈法,1111,1111,如果是八个相邻单元取值同为1，则可以合并为一项，并消去三个变量。,1111,1111,Y=1,(1)在满足合并规则的条件下，每个矩形组应包含尽可能多的最小项；(2)每个矩形组中值为1的最小项的个数必须是2n个；(3)矩形组的数目应尽可能少；(4)每个矩形组至少应包含一个新的最小项；(5)各最小项可以重复使用，即同一个等于1的单元格可以被圈在不同的矩形组内；(6)所有等于1的单元格都必须被圈过。,用卡诺图化简应遵循的原则,解：,(a)将取值为“1”的相邻小方格圈成圈，,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,解：,写出简化逻辑式,多余,例7.应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,1,例8.应用卡诺图化简逻辑函数,1,12.4组合逻辑电路的分析,组合逻辑电路框图,(1)由逻辑图写出输出端的逻辑函数表达式,(2)对逻辑函数表达式进行化简或变换函数形式,(3)列逻辑状态真值表,(4)分析逻辑功能,给定逻辑电路,确定其逻辑功能,分析步骤：,分析,组合逻辑电路分析,例1：分析下图电路的逻辑功能,(1)写出逻辑表达式,(2)应用逻辑代数化简,反演律,反演律,(3)列逻辑状态表,逻辑式,(1)写出逻辑式,例2：分析下图电路的逻辑功能,.,化简,(2)列逻辑状态表,(3)分析逻辑功能输入相同时输出为“1”，输入相异时输出为“0”，称为“同或”逻辑，这种电路称为“同或门”，也称为“判一致电路”,可用于判断两个输入变量的状态是否相同。,逻辑式,“同或”（NXOR）逻辑的运算规则,“同或”逻辑表达式：,00=101=010=011=1,=AB,“相同出1，相异出0”,推论：,“异或”真值表,“异或”与“同或”之间的关系,“同或”真值表,例12.3.1分析图示密码锁电路的密码。输出变量F1和F2分别为开锁和报警信号，为“1”时分别表示开锁和报警。S为钥匙开关。,=1开锁,10101,=1报警,11111,密码为：10101。,解：,=0不报警,=0不开锁,12.5组合逻辑电路的设计,根据给定逻辑功能要求,画出逻辑电路,设计,(1)由逻辑要求，列出逻辑状态真值表,(2)由逻辑状态真值表写出逻辑表达式,(3)化简或变换逻辑表达式,(4)画出逻辑电路图,设计步骤如下：,三人表决电路,例1：试用最少的与非门设计一个三人多数表决电路。逻辑功能为：当两人或两人以上同意时决议通过，否则决议被否决。,1,0,A,+5V,B,C,R,Y,解：,设:同意为“1”，不同意为“0”；决议通过输出为“1”，决议不通过输出为“0”。,三人表决电路,1,0,A,+5V,B,C,R,Y,例2：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则输出为“0”。要求用“与非”门实现。,(1)列逻辑状态表,(2)写出逻辑表达式,(4)用“与非”门构成逻辑电路,由卡图诺可知，该函数不可化简。,(3)化简逻辑表达式,画出逻辑电路图,Y,C,B,A,0,1,0,1,0,Y,在数字电路中，常用的组合逻辑电路有加法器、编码器、译码器、数据分配器和多路选择器等。从本节开始分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,12.6加法器,加法器:实现二进制加法运算的电路,进位,不考虑低位来的进位,要考虑低位来的进位,一、半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器逻辑状态表,逻辑表达式,二、全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,(1)列逻辑状态表,(2)写出逻辑式,(3)画电路,逻辑符号,(4)用半加器构成全加器,根据逻辑表达式画出逻辑电路,Si=AiBiCi1Ci=（AiBi）Ci1+AiBi,全加器,全加器,4位全加器逻辑图：,4位全加器逻辑图,串行进位方式,74LS183是集成加法器电路组件，含有两个独立的全加器。,（a）1/2逻辑图（b）图形符号,74LS183的外观及管脚排列,例：试用74LS183构成一个四位二进制数相加的电路,S0,S1,S2,C3,A2B2,A1B1,2Ci2S1Ci1S,2A2B2Ci-11A1B1Ci-1,74LS183,2Ci2S1Ci1S,2A2B2Ci-11A1B1Ci-1,74LS183,S3,A0B0,A3B3,12.7编码器,用文字、符号或数字按一定规律编排，使其表示一个特定对象的过程，称为编码。具有编码功能的逻辑电路称为编码器。,n位二进制代码有2n种组合，可以表示2n个信息。,要表示N个信息所需的二进制代码应满足2nN,控制信息,编码器,二进制代码,编码器的分类,可实现编码功能的组合逻辑电路。,普通编码器,优先编码器,二进制编码器,二-十进制编码器,二进制编码器就是可以将输入的高低电平信号编成1组二进制代码的逻辑电路。,N=2n个,n位,又称之为2n线n线编码器,一、普通编码器,每次只允许输入一个控制信息的编码器。,1.二进制编码器,编码公式：2nN,当n=2时，即为4线2线编码器：,四个需要编码的信号,两位二进制代码,00011011,4线-2线编码器,0001,0010,0100,1000,编码表,由于普通编码器每次只允许输入一个控制信息，即在某一时刻仅允许一个输入信号为有效电平，输入信号之间是互相排斥的。因此，普通编码器的编码表也可写为如下形式：,(1)分析要求：输入有8个信号，即N=8，根据2nN的关系，即n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求：(1)将I0、I1、I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。,(2)列编码表：,(3)写出逻辑式并转换成“与非”式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,(4)画出逻辑图,将十进制数09编成二进制代码的电路,表示十进制数,又称之为10线4线编码器,2.二十进制编码器,十进制数：09,3,5,7,例如十进制数357用二进制数表示为：001101010111,输入有十个信号，即N=10，根据2nN的关系，即n=4，即输出为四位二进制代码。,BCD码,BCD-Binary-Coded-Decimal,BCD码：用二进制数编码的十进制数代码。,表12.5.1几种常用的BCD码,列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,写出逻辑式并化成用“与非”门实现的形式,Y3=I8+I9,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7+I9,十键8421码编码器的逻辑图,画出全部用与非门实现的逻辑电路,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个控制信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予编码。,12.7.3优先编码器,分类：,二进制优先编码器,二-十进制优先编码器,表12.5.2优先权编码器真值表,如果同时有多个信号输入，输出的是优先级别高的输入信号对应的代码。,111111111,1111,0,0001,0010,0011,0100,0101,0110,1111110,0111,11111110,1000,1001,假设输入信号A1的优先级别最高，A9的优先级别最低，且均为低电平有效，则可得编码表。,10,110,二-十进制优先编码器,1110,11110,111110,111111110,代表任意状态,集成优先编码器74LS4147(10线-4线),