第3章 存储器技术.ppt

本章教学重点和难点：存储器的分类方法、存储器系统的层次结构。存储器读写、RAM和ROM的基本结构、存储器寻址方及存储器与微处理器的连接技术。存储器管理、闪速存储器、高速缓冲存储器等新型存储器技术。硬盘、光盘及其驱动器等外存。,第3章存储器技术,3.1存储器概述,微机系统必须配备一定容量的存储器，存储器主要用于存放微机系统工作时所必需的程序和数据。内存：主要用于暂存当前正在（将要）执行的程序,由半导体存储器材料构成，能够通过总线与CPU直接访问。外存：只存放相对来说不经常使用的数据和程序，外存中的数据须先调入内存，才与CPU直接交换数据。,外存和内存的比较：1）CPU直接在内存中存取处理的程序和数据。2）外存中的信息须批量调入内存后,方可被CPU调用。3）内存容量小、存取速度快、易失性4）外存容量大、存取速度慢、非易失性,1.按存储器与CPU的位置关系分为：（1）外存：常用的硬盘、U盘、光盘、磁带等设备以及它们的驱动器一般称为外存储器，也称外部设备。（2）内存：用于暂存当前正在（将要）执行的程序。也称为主存，一般插在主板上，CPU能够通过总线直接访问，存取速度快但容量较小。,512MB，2GB。容量由CPU的AB限制,80GB、160GB,（3）Cache，用来存放当前最可能频繁使用的程序和数据，在信息交换的过程中起缓冲作用，容量小于内存。,外存,内存,2.按存储器在计算机中的存取方式分类：（1）随机存取存储器RAM（RandomAccessMemory）可随机地从任意位置进行信息的存取，所用的存取时间都相同，与存储单元的地址无关，如半导体、磁芯随机存储器。,从给出命令时磁鼓所在的单元开始,（2）顺序存取存储器SAM（SequentialAccessMemory）只能以某种预先确定的顺序来读写存储单元，存取时间与存储单元的物理位置有关。如，磁带存储器。,（3）半顺序存取存储器（磁盘存储器）。,3.按存储介质方式分类：（1）半导体存储器：,内存,（2）磁存储器：（3）光存储器：,1按存取信息的功能分为：RAM：主要构成内存，RAM又可分为SRAM和DRAM。ROM：主要用于存放BIOS程序。,2按材料和制造工艺分为：双极型：存取速度最快，和CPU的工作速度基本相匹配。但功耗大，容量小，价格高。MOS型：存取速度较慢，功耗小、容量大、价格低。,在非磁性金属或塑料的表面涂一层磁性材料，如磁盘、磁带、磁卡。,用激光技术控制访问的存储器，利用光学原理来读写信息的，如CD-ROM、可读写的光盘等。,3.1.2存储器的主要性能指标,1.存储容量通常用该内存储器所能寻址的单元个数及每个单元能够存取的二进制数的位数来表示，即：存储容量=基本单元个数位数（b）=MN=1K8位内存最大容量：由AB决定。内存的实际容量：小于最大容量,0000到FFFF的单元个数为64KB,8bit,物理存储器,存储器地址空间,AB,DB,2.速度存取时间TA：内存储器从接收到存储单元的地址开始，到它存入和取出数据为止所需的时间。通常指存取时间的上限值（最大值），称为最大存取时间。存取周期TAC：两次存储器访问所需的最小时间间隔。,3.功耗，半导体存储器的功耗指“维持功耗”和“操作功耗”。,4.可靠性，对电磁场及温度变换的抗干扰能力，一般用平均无故障时间MTBF（MainTimeBetweenFailures）表示，MTBF越长，可靠性越高。,5.性/价比,待机功耗工作功耗,3.1.3存储系统的多层次结构在计算机系统中常采用三级结构来构成存储系统，由高速缓冲存储器Cache，主存和辅存组成，如图。,以Cache-主存和主存-辅存的两级层次结构。,3.2读写存储器半导体存储器按存取信息的功能分为：RAM：存储的信息可根据需要随时读/写，关机后信息丢失，主要用于存放各种输入/出数据、中间运算结果及正在运行程序的数据，可与外存交换信息。RAM按采用器件可分为：双极型和MOS型。按存储原理分为：SRAM和DRAM,内存一般指RAM,ROM：存储的信息只能读出不能修改或写入新的信息，关机后信息不丢失，主要用于存放BIOS程序。ROM按信息的设置方式可分为：掩模式ROM、PROM、EPROM、EEPROM和FlashMemory。,3.2.1SRAM:StaticRAM1.基本存储电路芯片中一个基本存储电路能存储1位二进制数，基本存储电路一般由R-S触发器构成，其两个稳态分别表示存储内容为“0”或为“1”。,存储1个字节需要8个基本存储电路,1.静态读写存储器SRAM的基本存储电路由6个MOS管组成的双稳态触发器电路，如图。,写1时，I/O为1，即A=1，B=0，T1截止,T2导通,读出时，选择线/行选中为高，A、B点的原来值被分别送到I/O和I/O*。,A=1，T1截止,B=0，T2导通,写0时，I/O为0，即A=0，B=1，T1导通,T2截止,2.SRAM的结构利用基本存储电路排成阵列，再加上地址译码电路和读/写控制电路就可以构成随机存取存储器。,一个容量为MN的存储器则包含MN个基本存储电路。如，存储器容量为1KB=1024B=1K8位=32行32列。,AB的n次幂,I/O位数,2的10次幂,B,5+52的5次幂,行译码,列译码,00011011,00011011,0000,典型芯片Intel6116容量：2K8位。SRAM，速度快，集成度低，功耗大，成本高，适用于小容量存储，如Cache。DRAM，速度慢，集成度高，功耗小，成本低，如内存条。,AB：010,I/O：07,总结：存储器1存储器与CPU的位置关系将存储器分为：2存储器在计算机中的存取方式分类：3存储器按存储介质方式分类：4半导体存储器按存取信息的功能分为：RAM（SRAM和DRAM）、ROM（PROM、EPROM、EEPROM和FlashM）。5半导体存储器按材料分为：双极型、MOS型（ROM、DRAM及SRAM）。6存储器按照和CPU的位置关系分为三级：7内存储器的性能指标：8SRAM：MN，存储1位的基本存储电路由双稳态触发器。DRAM：基本存储电路用MOS管栅和源极之间的电容C来存,慢/容量大/功耗小，集成度高，价格低，如内存,快/容量小/功耗大，成本高，适用于小容量存储，如Cache。,RAM，SAM和半顺序,外存，内存和Cache,半导体，磁性和光存储器,3.2.2动态读写存储器DRAM(DynamicRAM),1.基本存储电路DRAM存储信息的基本电路采用单管电路、三管电路和四管电路。,图3-5单管动态基本存储电路,读时：某行线为1，T导通，C上的值通过列线的刷新放大器转换为0或1重写到C上，列线选中某列读取信息。,写时：行线为1，T导通，C上的值送到刷新放大器上后又对C进行写，刷新时，列选择信号总为0。,不读/写时：行选择信号线为0，T截止，C与外电路断开，不充放电，故保持原状态。,2.DRAM的刷新DRAM的基本存储电路原理是利用MOS管栅极和源极之间的电容C来存储存储电荷信息。电容的有、无表示存储的0或1。由于任何电容都存在漏电现象，故每次数据读出后，要重新恢复C上的电荷量。即使无读操作，电荷泄漏也会造成信息丢失。为了保持DRAM电容C中信息(电荷)，需周期性地（一般每隔2ms）就必须对动态RAM进行读出和再写入操作，使原来处于逻辑电平“1”的电容上所释放的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”，这个过程叫DRAM的刷新。刷新周期通常为2ms8ms。,CCD刷新,存储器专门的刷新电路操作，主要有：（1）刷新地址通常由刷新地址计数器产生，而不是由地址总线提供。（2）由于DRAM的基本存储电路可按行同时刷新，所以刷新只需要行地址，不需要列地址。（3）刷新操作时，数据线是呈高阻状态，片内数据线与外部数据线完全隔离。,3典型DMAR芯片Intel2164A,内部结构：容量是64K1位行、列地址分时送入。利用内部多路开关，行地址选通信号RAS/；列地址选通信号CAS/,AB：015I/O：1,(2)读/写控制当WE/低电平有效时写入被选中单元；当WE/高电平无效时表示读。,64KB需8片,8+8,先行后列,64KB*1=4个128*128,128行选1行,16位AB,1位DB,图3-6Intel2164A64K*1位的内部结构示意图,8+8,先行后列,4选1的I/O,4个128的读出放大器,SRAM：MN，存储1位的基本存储电路由双稳态触发器。快/容量小/功耗大，成本高，适用于小容量存储，如Cache。DRAM：基本存储电路用MOS管栅和源极之间的电容C来存。需要刷新电路，慢/容量大/功耗小，集成度高，价格低，如内存。,3.2.3ROM根据制造工艺可分为掩膜式ROM、PROM、EPROM以及EEPROM等。,1)掩膜编程的ROM(MaskProgrammedROM)简称ROM用最后一道掩模工艺来控制某特定基本存储电路的晶体管能否工作，以达到预先写入信息的目的，制造完成后用户不能更改所存信息。由于只有读出所需的电路，所以结构简单、集成度高、容易接口，大批量生产时也很便宜。,掩膜ROM主要用做微型机的标准程序存储器，如BASIC语言的解释程序、汇编语言的汇编程序、FORTRAN语言的编译程序等。也可用来存储数学用表、代码转换表、逻辑函数表、固定常数以及阴极射线管或打印机用的由字符产生图形的数据等。,可存放BIOS，系统自检、初始化等程序。,2)现场编程ROM（可编程），简称PROM。出厂时并未存储任何信息。使用时，用户可根据需要自行写入信息。但信息一旦写入便成为永久性的，不可更改。PROM是一次性编程ROM，程序一旦写入便不能被擦去和改写。,可改写的PROM也称反复编程ROM，简称EPROM（ErasablePROM），信息的存储是通过电荷分布来决定的,是指用户既可以采取某种方法自行写入信息，也可以采取某种方法将信息全部擦去，而且擦去后还可以重写。,根据擦去信息的方法不同EPROM又可分为两种：（1）紫外线擦除的EPROM(UltravioletEPROM)，简称UVEPROM；（2）电擦除的EPROM(ElectricallyEPROM)，简称EEPROM或称电改写的ROM(ElectricallyAlterableROM，简称EAROM)，也称E2PROM。,3.2.4EPROM,用紫外线擦去，擦写时从系统中取出来，重写速度慢，,3.2.5EEPROM（E2PROM）电擦除可编程只读存储器EEPROM（E2PROM），采用电（20V的高压）擦除技术，允许在线编程写入和擦除，而不必像EPROM芯片那样需要从系统中取下来，再用专门的编程写入器和专门的擦除器编程和擦除。,3.2.6闪速EEPROM（FLASH），又称块擦写可编程ROM。FLASH高速耐用的非易失性半导体存储器，不用电池供电的，能在线擦除和重写，掉电后信息可保持十年。FLASH具有EEPROM的特点，又可在计算机内进行擦除和编程。读取时间与DRAM相似，而写时间与磁盘驱动器相当。广泛应用于主板的ROMBIOS、激光打印机、条码阅读器、U盘等设备中。,3.3存储器的连接,3.3.1存储器的扩展1.位扩展，2.字扩展，3.字、位扩展1.位扩展，指增加存储的字长。存储芯片可以是1位，4位或8位的，如DRAM芯片Intel2164为64Kl位，SRAM芯片Intel2114为1K4位，,总存储单元个数不变,只增加每个单元中的位数,增加片数，每个单元中的位数为8位,12位,高低8位,AB,CB全并联，DB分别对应连接。,12位AB,4位DB,例，若单片容量为4K4位，连接为4K8位需要几片：,两片,2.字扩展字扩展是对存储器容量或存储空间的扩展。存储芯片上每个存储单元的字长己为8位），只是存储单元的个数不够，需要增加的是存储单元的数量，就需要进行字扩展。即用多片字长为8位的存储芯片构成所需要的存储空间。,增加片数，每个单元中的位数是8位,11位AB,8位DB,AB,DB和CB全并联，CS/分别连接译码器。,例如，用2K8位的存储器芯片组成4K8位的存储器。,两片,3.字、位扩展在构成一个实际的存储器时，需要同时进行位扩展和字扩展才能满足存储容量的需求。例，若使用LK位的芯片（LM，K增加额外逻辑电路。可以提高单位时间内的数据流量。,包括:快速页模式FPM，对应的存储器称为FPM-DRAM扩展数据输出EDO，对应的存储器称为EDO-DRAM。,DRAM,(1)FPM模式：通常在DRAM阵列中读取一个单元时，首先提供一个行地址信号有效，然后通过周期性的列信号实现多个列存取。多数情况下，要存取的数据在RAM中是连续的。一页指DRAM芯片一行存储单元中的一个2048位片段，增加了快速页读/写操作来缩短页模式周期。,(2)EDO模式：增加了超页读/写以及超页读-修改-写等操作，即利用地址预测，可在当前读写周期中启动下一个存取单元的读写周期，进而在宏观上缩短了地址选择的时间。还可在EDO技术上引入突发模式，即假定若干后续地址进行预取操作。,2)同步DRAMSDRAM同步是指将CPU和RAM通过同一个系统时钟的控制，SDRAM能够把地址、控制和数据信号锁定起来，经过指定的时钟数后，CPU可以直接从数据线上获得所需数据。由于不再需要监视数据的存取过程，一些具有乱序执行功能的高性能CPU能够在等待存取数据时完成其他一些工作。,SDRAM基于多存储体结构，内含2或4个交错的存储阵列体(BANK)。当CPU从一个存储阵列体访问数据的同时，另一个存储阵列体已准备好读写数据。通过存储阵列体的切换，读取效率可得到成倍提高。,SDRAM芯片还支持突发传输模式：即当第一个列地址输入之后，芯片内部自动产生下面若干(2、4、8或FP全页)连续的列地址，从而可以快速预取后续地址的数据。,1)突发数据长度可通过修改突发计数器的对应寄存器设定。SDRAM与支持突发模式的高速缓存相配合可以有效地提高系统的性能。2)SDRAM器件在“全页”方式时，只在时钟脉冲的上升沿对行地址选通信号及其有关的控制信号进行采样，即RAS信号仅需持续一个时钟周期，呈现为一窄脉冲。而传统的DRAM常要求RAS信号在整个操作过程中始终保持有效。,SDRAM通常支持两种刷新方式：1)自动刷新(Auto-efresh)为标准方式，当CKE有效且时钟允许时进行。2)自刷新(Self-efresh)。当芯片处于低功耗情况(CKE及时钟禁止)时芯片自行刷新。,SDRAM有两项速度指标延迟(Latency)时间和最大带宽(Bandwidth)对系统性能产生影响。1)延迟时间：是指当高速缓存没有命中时，从CPU发出读数据请求到取回数据所需要经过的时间。2)最大带宽:是指高速缓存在CPU读数时利用突发模式取回相邻地址的数据的最快速度。,在BIOS中设置的“7-1-1-1”或“5-2-2-2”,其中的7或5是以总线时钟数表示的延迟，1或2是突发模式下传输一次数据需要的时钟数。由于SDRAM内存条具有64位的数据传输通道，因此在100MHz总线频率下，理论上SDRAM能达到的最大传输速率为800MB/s。,3)基于协议的DRDRAMDirectRambusDRAMDRDRAM把地址线和部分控制线合并成一组命令线，这些引脚没有固定的功能，而是传输按照协议规定的各种命令，包括指定行列地址、切换内部状态等命令。当芯片容量不断提升时，传统DRAM需要增加越来越多的I/O引脚，从而增加芯片的制造难度和成本，而基于协议的DRAM只需对命令进行扩充就可达到扩大容量的目的。,4.1.3ROM芯片的结构、工作原理及典型产品,ROM又称固定存储器或永久存储器。,ROM结构框图由三部分组成：,N1结构N4结构N8结构,1.接收CPU的地址信号2.存储器控制信号CS*CE*,ROM读操作时OE有效，不读时呈高阻态。,二进制,ROM中的存储矩阵中基本存储电路由单向选择开关组成。单向导通的选择开关是指连接于行选择信号线和列选择信号线之间的耦合元件。可采用二极管、双极型三极管或MOS三极管作为单向导通的选择开关。,4.1.4闪速存储器(FlashMemory),简称闪存，可以快速写入，掉电后信息又不会丢失的新型EPROM。,闪存首先由Intel公司开发，采用非挥发性存储技术，能够在线擦除和重写，掉电后信息可保持10年。闪存的编程方法与E2PROM相同。擦除时，将栅极接地，源极接正电压，使浮栅中的电子泄漏，达到擦除的目的。由于所有的源极是接在一起的，所以闪存不能按字节擦除。闪存既具有非易失性、高存取速度、可读又可写，具有集成度高、价格低、耗电少等优点。,按块或整个芯片,RAM,闪存主要用来构成移动闪存盘(U盘)、大量用于便携式计算机、数码相机、MP3等设备中，如MMC（MultmediaCard）卡、CF（CompactFlash）卡、SD（SecureDigitalCard）卡等。闪存芯片也被用作内存，用于内容不经常改变且对写入时间要求不高的场合，如微型机的BIOS，IC卡的数据记录单元等。,按块存取信息,有加密功能,小结：内存1半导体存储器按存取信息的功能分为：RAM（SRAM和DRAM）、ROM（PROM、EPROM、EEPROM和FlashM）。2半导体存储器按材料分为：MOS型（ROM、DRAM及SRAM）、双极型SRAM。3Cache：双极型存储器，容量小。CPU执行程序时先到Cache中取指令和存取数据，若未命中才访问内存。4存储器按照和CPU的位置关系分为4级：5内存储器的性能指标6SRAM：MN，存储1位的基本存储电路由R-S触发器。DRAM：基本存储电路用MOS管栅和源极之间的电容C来存7刷新：保持电容C中信息，需周期性地充电，为2ms8ms。8高速RAM：在DRAM上缩短延迟和提高带宽。异步DRAM、SDRAM9ROM：由单向选择开关组成。10闪存：快速写入（RAM），掉电信息不丢失EPROM按块/整。,慢/容量大/功耗小，内存,快/容量小,4.2半导体存储器接口的基本技术4.2.18088/8086系统中的内存储器接口,1.SRAM、ROM存储器芯片与8088CPU总线的连接分析：1）SRAM、ROM存储器芯片(组)容量：MN2）8088CPU外部数据总线：3）相连时，8位的数据总线一一对应相连接。,A,I/O的D,8位,WE*、OE*,OE*,RD*WR*,例4.1设有UVEPROM单片容量为8K8位，SRAM单片容量也为8K8位，试将它们与8088CPU相连，形成32KB的存储器即16KBROM容量和16KBRAM容量的存储器。,分析：1）UVEPROM单片容量为8K8位，需2片。2）SRAM单片容量为8K8位，需2片。3）8088CPU的AB：20条；外部数据总线：8条4）相连时，数据线、低13条地址线一一对应。高7位地址总线的A13/14用于片选：4片4个CE*。CPU的A13/14分别接两个输入端，A15A19及IO/M*信号连接控制端。5）UVEPROM的OE*与CPUD的RD*相连接。6）RAM的WE*与CPU的WR*相连接。,I/O,A：13,74LS139,图中A15A19均为低电平有效，故可写出4个芯片的地址域：RAM1：00000H01FFFH=0001111111111111BRAM2：02000H03FFFH=0011111111111111BROM1：04000H05FFFH=0101111111111111BROM2：06000H07FFFH=0111111111111111B,13位即A0A12,A14、A13,接Y3*,例4.2试将2817AE2PROM及6116SRAM芯片与8088CPU相连，组成8K8的ROM及8K8的RAM存储器。分析：2817A及6116的单片容量都为：2K8位。即系统共需8片2K8的芯片，可用地址总线A11A13进行3-8译码，采用74LS138译码器，译码控制信号、E3分别由A14A19及IO/信号控制，如图4.22所示。,2.SRAM以及ROM芯片与8086CPU总线的连线分析：1）SRAM、ROM存储器芯片(组)容量：MN2）8086CPU外部数据总线：,3）8086CPU地址总线共20位，可寻址1MB存储空间被分成两个512K*8位的存储体，其中：偶体的8位D与系统的低8位(D0D7)相连，偶体用A0=0作为CS*。奇体的8位D与系统的高8位(D8D15)相连，奇体用BHE*=0作为CS*。,A,I/O,16位,例4.3设有8KBSRAM，组成8086CPU的32KB存储空间，要求地址域为F8000HFBFFFH和FC000HFFFFFH，试画出SRAM与CPU的连线。,分析：1）需4片，设为RAM1、RAM2、RAM3、RAM4。2）32KBCPU分奇体和偶体，各16KB。其中：RAM1、3属偶体，数据线与CPU的低8位连，A0为片选。RAM2、4属奇体，数据线与CPU的高8位连，BHE*=0为片选。3）RAM1、RAM2应有相同的片选信号，共同组成一个16KB=8K16位的存储空间，称为一个芯片组。4）同理，RAM3和RAM4也应有相同的片选信号，组成另一个8K16位的芯片组。,13条A,8条I/O的D,A1A12,要求地址域为F8000HFBFFFH(16KB)和FC000HFFFFFH(16KB)8000HBFFFH=10000000000000001011111111111111BC000HFFFFH=11000000000000001111111111111111B,4个SRAM片的片内地址线各13位(A0A12)，分别与CPU的A1A13一一对应相连。A15A19：置1M/IO*：置1,15位：A14、A13A1、A0,4.2.2动态存储器的连接刷新时注意：1）存储器不与外部数据总线相连。2）刷新是按行进行的。,不与CPU交换信息只是内部的刷新,例：用4K1位DRAM芯片组成一个8K8位的存储体。分析：1）每8片构成一个4K8位芯片组，需2组，共16片。2）读/写周期中，首先选中芯片组中的一个（IO/M*及片选地址信号A12控制），其次片内CE*、R/W*控制对被选中的8片存储单元进行读/写。3）刷新周期中，首先选中两个芯片组（IO/M*及刷新命令的共同控制下），其次当CPU发出一个刷新命令时，在刷新行地址信号选通下，整个存储器所有16片芯片中的同一行同时被刷新，列地址处于高阻态。即16个芯片的刷新次数同单片的刷新次数。,对于刷新次数：4K1位DRAM芯片的存储矩阵排列为64行64列，只要在2ms内将所有64行轮流刷新一遍即可。,6+6,根据CPU及DRAM的型号不同，刷新方式也不同，常有3种：(1)定时集中刷新。对所有基本存储电路逐行顺序地刷新，刷新期间不能进行读/写操作，刷新结束后再开始工作周期。如对3232的存储矩阵进行刷新，读/写周期为0.4s，刷新间隔为2ms，则总共有5000个周期。其中有4968个工作周期(1987.2s)，32个刷新周期(12.8s)。系统工作速度越高，刷新对系统工作速度的影响越小。,2ms,8s20s,死时间,(2)非同步刷新。必须设计读/写周期与刷新周期的选择电路。当两者出现冲突时，会因此而增加读/写周期的时间。(3)同步式刷新。在每一个指令周期中利用CPU不进行读/写操作的时间进行刷新操作。因而减少了特别增设的刷新操作时间，有利于高速化，且线路也不复杂，采用较多。,刷新与CPU的操作,定时,小结：SRAM、ROM与CPU的接口1SRAM、ROM存储器芯片容量：M8连线时注意：A、D、CS*、WE*、OE*28088CPU外部数据总线、AB、WR*、RD*、IO/M*38086CPU偶体与低8位相连，用A0=0连接CS*。奇体与高8位相连，用BHE*=0连CS*。4译码器：由芯片数确定连CS*其输入端接：A；输出端连CS*以确定地址区域。5DRAM与CPU的接口DRAM存储器芯片容量：M1刷新：按行刷新，T刷新=T读写,4.3微型计算机存储器系统组成,SRAM（StaticRAM）：速度快，集成度低，功耗大成本高，适用于小容量存储器。PC机中用做Cache。DRAM（DynamicRAM）：速度慢，集成度高，功耗小成本低，适用于大容量存储器。PC机中用做内存条。ROM：EEPROM系统自检、BIOS等。MOS的静态：功耗低存放CMOS参数。虚存：虚拟内存容量，弥补内存和外存间的容量差距，具有提供大容量和程序编址的优点，最大限度地减少慢速外存对CPU的影响。,1.32位存储器的组成单字节数据的地址可以是任意(奇/偶地址)；双字节数据，常以偶地址为低8位数据地址；4字节数据，最低2位为0的地址作为低8位数据地址，80486微处理器为了实现8位、16位和32位数据的访问，设有4个字节选择控制信号引脚BE3*BE0*。,设有4个字节选择控制信号引脚：BE3*、BE2*、BE1*、BE0*。0000D31D24、D23D16、D15D8、D7D0。选择控制信号引脚和A1A0确定不同位置的字节。当只写入高位字及其某个字节时，该数据自动重复在相应低位字及其字节上。,486与32位存储器：486：AB：32位，DB：32位即4个字节。32位存储体：32KB=32K8位：分析：1）4个存储体确定不同位置的4个字节，与486的DB连；2）A1、A0、BE3*、BE2*、BE1*、BE0*连接CS*；3）A16A2连接每个存储体的A14A0；4）A19A18连接2-4译码器；,A19、A18连接译码器,2.64位存储器的组成Pentium系列：AB：32位，DB：64位即8个字节。需要8个存储体，BE7*BE0*控制。大多数系统中，当微处理器与存储器接口时使用独立的写信号。,3.不同字节数据的访问控制通常内部是32位数据总线，而外部是8/l6位的。为了实现连续地址的读/写操作。74LS245：8位数据转换电路。,数据转换控制电路,4.4Cache与主存储器高速缓冲存储器：CacheMemory，简称Cache。是介于内存与CPU之间的一种快速小容量SRAM存储器。,4.4.1Cache工作原理,一次命中,一次未命中,同步Cache,插入等待周期,在多数情况，指令是顺序执行的，指令地址的分布就是连续的，再加上循环程序段和子程序段要重复执行多次，因此对这些地址的访问就自然具有时间上集中分布的倾向。程序访问的局部性：对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象。目前微机中，Cache存储器一般装在主机板上。为了进一步提高存取速度，在Inetel80486CPU中集成8KB的数据和指令共用的Cache，在PentiumCPU中集成了8KB的数据Cache和8KB的指令Cache，与主机板上的Cache存储器形成两级Cache结构。,在主存-Cache存储体系中，所有的程序和数据都在主存中，Cache存储器只是存放主存中的一部分程序块和数据块的副本，以块为单位的存储方式。Cache和