计算机组成习题课(南邮)PPT课件

.,计算机组成,习题课,.,1.两个数7E5H和4D3H相加，得（）。,.,2.用8421码表示的两个A和B分别为00111000和00100011，则A+B的结果为（）。,.,3.若十进制数为12.5，则其八进制数为（）。,.,4.下列校验码中，偶校验正确的有（）。A.110111B.001011C.010011D.100111,.,5.浮点数格式如下：1位阶符，3位阶码，1数符，5位尾数。若阶码用移码，尾数用补码表示，则浮点数所能表示数的范围是（）。,.,6.IEEE754标准中的单精度浮点数格式表示一个数为96E00000H，则该数的值是,.,7.按照IEEE754标准规定的32位浮点数4234C000H对应的十进制数是（）。,.,8.设机器字长为32位，一个容量为16MB的存储器，CPU按字节寻址，其可寻址的单元数是（）。,.,9.某指令系统有60条指令，操作码采用固定长度二进制编码，最少需要用（）位。,.,10.下列各种数制的数中，最小的数是（）。A.(1110)2B.(10101)BCDC.(52)8D.(233)16,.,11.一个8位无符号二进制数的表示范围是（）。,.,12.下列编码中，（）是合法的8421码。A.10011001B.11000001C.01111010D.10110101,.,13.传送采用奇校验的ASCII码，当收到的数据位为10101001时，可以断定（）。A.未出错B.出现偶数位错C.未出错或出现偶数位错D.出现奇数位错,.,14.如果浮点数的尾数用补码表示，则下列（）中的尾数是规格化数形式。A.1.11000B.0.01110C.1.01010D.0.00010,.,15.加法器中每一位的进位生成信号为（）。A.AiBiB.AiBiC.AiBi+AiCi+BiCiD.Ai+Bi+Ci,.,16.设机器字长32位，存储容量256MB，若按机器字编址，它可寻址的单元数是（）。,.,17.在Cache和主存构成的两级存储体系中，假设Cache的存取时间是100ns，主存的存取时间为500ns，如果希望有效（平均）存取时间不超过Cache存取时间的120%，则Cache的命中率至少应为（）。A.90%B.95%C.80%D.99%,.,18.某存储器容量为32K16位，则（）。A.地址线为16根，数据线为32根B.地址线为32根，数据线为16根C.地址线为15根，数据线为16根D.地址线为15根，数据线为32根,.,19.在三种集中式总线控制中，链式查询；计数器定时查询；独立请求的特点。,.,20.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。如果进栈操作的动作是：(A)Msp，(SP)-1SP，那么出栈操作的动作应为（）。A.(Msp)A(SP)+1SPB.(SP)+1SP，(Msp)AC.(SP)-1SP，(Msp)AD.(Msp)A，(SP)-1SP,.,21.假定用若干个2k4位的芯片组成一个8k8位的存储器，则地址0B1FH所在芯片的最小地址是（）。,.,22.16片2k4位的存储器可以设计为（）存储容量的16位存储器。,.,23.地址总线A0（高位）A15（低位），用4k4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（）？,.,24.某存储系统中，主存容量是cache容量的4096倍，cache被分成了64个块，当主存地址和cache地址采用直接映射方式时，地址映射表的大小应为（）。（假设不考虑替换算法位）,.,25.某存储系统中，主存容量是cache容量的4096倍，cache被分成了64个块，当主存地址和cache地址采用直接映射方式时，地址映射表的大小应为（）。（假设不考虑替换算法位）,.,简答题,1.设X补=0.1011、Y补=1.1110，求X+Y补和X-Y补的值。,.,简答题,2.证明：在定点小数表示中，X补+Y补=2+(X+Y)=X+Y补,.,简答题,3.某个Cache的容量大小为64KB，块大小为128B，且是四路组相联Cache，采用组内全相联，组间直接映像方式。主存使用32位地址，按字节编址。则1)该Cache共有多少块？多少组？2)该Cache的标记矩阵中需要多少标记项？每个标记项中标记位长度是多少？,.,简答题,4.某机的机器字长为16位，主存按字编址，指令格式如下：其中，D为位移量；X为寻址特征位。X=00：直接寻址；X=01：用变址寄存器X1进行变址；X=10：用变址寄存器X2进行变址；X=11：相对寻址。设(PC)=1234H，(X1)=0037H，(X2)=1122H，请确定下列指令的有效地址：4420H2244H1322H3521H,.,简答题,5.某总线的时钟频率为66MHz，在一个64位总线中，总线数据传输的周期是7个时钟周期传输6个字的数据块。1)总线的数据传输率是多少？2)如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多少？,.,简答题,6.一个两级存储器系统有8个磁盘上的虚拟页面需要映像到主存中的4个页中。某程序生成以下访存页面序列：1,0,2,2,1,7,6,7,0,1,2,0,3,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3。采用LRU替换策略，设初始时主存为空。1)画出每个页号访问请求之后存放在主存中的位置。2)计算主存的命中率。,.,简答题,7.在一个36位长的指令系统中，设计一个扩展操作码，使之能表示下列指令：1)7条具有两个15位地址和一个3位地址的指令2)500条具有一个15位地址和一个3位地址的指令3)50条无地址指令,.,简答题,8.某计算机的主存地址位数为32位，按字节编址。假设数据Cache中最多存放128个主存块，采用四路组相联方式，即组内全相联，组间直接映像方式。块大小为64B，每块设置了1位有效位。采用一次性回写策略，为此每块设置了1位脏位。要求：1)分别指出主存地址中组号、组内块号和块内地址三部分的位置和位数；2)计算该数据Cache的总位数。,.,论述题,1.如下图所示静态RAM的一位存储单元通常是由时序电路S-R锁存器为核心加上一些组成电路构成的。试根据S-R锁存器的内部电路图给出输入输出真值表，其中S、R、C、和应该作为输入信号，而和是输出信号，t表示不同时刻；分析作为SRAM存储单元中的地址选择信号select和S-R锁存器间中的控制信号C分别所起到的作用，以及两者之间的关系。,.,论述题,1.,.,论述题,2.一位全加器执