数字电路综合设计

第7章数字电路综合设计,编码器译码器三态缓冲器双稳态触发器锁存器,6寄存器、移位寄存器7计数器8数字电子钟逻辑电路设计9交通灯控制逻辑电路设计10霓虹灯控制器设计,7.1编码器,7.1.1编码器的基本概念及工作原理编码将某种代码或电位信号转换成二进制代码的过程。编码器：能够实现编码功能的数字电路称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2nN,将输入信号变成二进制代码的电路称为二进制编码器。即：对应一个输入信号，输出相应的二进制代码。普通二进制编码器的特点是：任何时刻只允许输入一个待编码信号，否则输出将发生混乱。常见的编码器有8线-3线（有8个输入端，3个输出端），16线4线（16个输入端，4个输出端）等等。,1、设计一个8线-3线编码器输入：8个需进行编码的信号I0I7；输出：用来进行编码的3位二进制代码Y0，Y1，Y2。,7.1.2二进制普通编码器,电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这些输入变量为一组互相排斥的变量。有如下约定：在这里，用000，001，010，111表示I0，I1，I2，I7，输入信号为1，表示有编码请求，请求是互斥的。我们来设计这个二进制编码根据上述要求和约定。,首先，列出3位二进制编码器的真值表：,其次，由真值表写出各输出的逻辑表达式为：（用了带约束项的逻辑函数化简）,最后，用门电路实现逻辑电路：,以上就是我们根据3位二进制普通编码器的功能要求设计出的编码器，由于它的输入为I0I7八个信号，输出为Y0，Y1，Y2三个信号，所以把它叫做8线-3线编码器。2、对上述编码器的使用：假如我们要对I6这个信号进行二进制编码，那么只要在这个8线-3线编码器的I6端输入接高电平，其它输入端接低电平，此时输出端Y2，Y1，Y0高低电平信号值就表示了对I6进行编码的二进制代码。此处的I0，I1，I7代表了一个事件的八种状态。,二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（输入10个互斥的数码，输出4位二进制代码）。,1、BCD码：常用的几种BCD码8421码、5421码、2421码、余三码。2、10线4线编码器,7.1.3二十进制编码器,例：设计一个8421BCD码编码器解：输入信号I0I9代表09共10个十进制信号，输出信号为Y0Y3相应的二进制代码。列编码表如右表所示：,得到输出函数如下：,画出逻辑电路图如下：,7.1.4二进制优先编码器优先编码器允许n个输入端同时加上信号，但电路只对其中优先级别最高的信号进行编码。1、例：电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。,解：,（）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表示；用Y1,Y2表示输出编码的高位和低位。只要优先级别高的信号存在，优先级别低的输入信号将不起作用。,（）列真值表,（）写逻辑表达式,（）画优先编码器逻辑图如图所示。,图优先编码逻辑图,2、3位二进制优先编码器的原理和设计输入和输出同3位二进制普通编码器。有如下约定：在这里，仍然用000，001，111表示I0，I1，I7，优先级别是：I7I6I5I4I3I2I1I0。,其次，根据真值表，得到输出函数的表达式：,最后，根据输出函数的表达式，画出逻辑电路图。,首先，列真值表。用输入信号为1表示有编码请求，否则相反。,如果要求输入、输出均为反变量，那么只需要在上述图中的每个输入端和输出端都加上反相器就可以了。,3、常用集成编码器,（1）74LS148,8线3线优先编码器，它有八个输入端，输入编码为低电平“0”有效。3个输出编码结果，为3位二进制反码。真值表见下页，根据真值表可知：输入时，编码器正常工作，时，所有输出端为高电平。,74LS148,74LS148集成8线3线优先编码器的真值表,输出为选通输出端，当所有输入为高电平，即没有编码输入且S=1时，才是低电平。因此，的低电平表示：电路工作，但无编码请求(EWB符号中为EO）,输出为扩展端，当输入端有低电平信号输入，且S=1时，为低电平。因此，的低电平表示：电路工作，而且有编码输入（EWB符号中为GS）。,例：74LS148的级联试用两片74LS148扩展成16线-4线编码器，将16个低电平输入信号编为00001111，16个4位二进制代码，其中优先级最高，最低。解：按照优先级顺序的要求，只有均无输入信号时，才允许对的输入信号编码，因此只要把第一片“无编码信号输入”作为第二片的选通信号就行了。,优先编码器74LS148的应用74LS148编码器的应用是非常广泛的。例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。,（2）74LS147,二十进制优先编码器,0编码有效,输出8421BCD反码,10线4线（实为9线4线）,没有I0端:,74LS147,7.2译码器,7.2.1译码器的基本概念及工作原理译码：编码的逆过程，把输入的二进制代码翻译成所对应的控制信号和信息。译码器：实现译码功能的数字电路。有多个输入和多个输出的组合电路，当其输入有n位二进制代码时，输出有m个表示代码原意的信号。对应一组输入二进制代码，有且仅有一个输出为有效电平，其他输出均为相反电平。有效电平可以为“1”也可以为“0”。n和m的关系m2n,这样才能保证对应一组输入代码，有且仅有一个输出与之对应。,7.2.2二进制译码器,输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）,2线4线译码器3线8线译码器4线16线译码器,逻辑功能：将输入的每个代码分别译成高电平（或低电平）。,二进制译码器,1）真值表,3）逻辑图,Y3=A1A0=m3,常用有：二进制译码器、二十进制译码器、显示译码器。,输入,输出,A1A0,Y3Y2Y1Y0,10,00,11,01,0001,0100,0010,1000,1、2位二进制译码器：,2）输出表达式,A1,A0,4）逻辑符号(2线4线译码器),输出0有效的2线4线译码器可用与非门构成，,输出1有效,5）常用集成2线4线译码器,74LS139：双2线4线译码器,输出0有效,74LS139,输出逻辑表达式,2.例：用与非门设计3线8线译码器,解：（1）列出译码表：,（2）写出各输出函数表达式：,看出什么奥妙了吗？！,Y0：三变量的最小项m0Y1：三变量的最小项m1Y7：三变量的最小项m7,以后有什么简单的逻辑函数，都化成最小项之和，然后用译码器来构成该逻辑函数的电路图。,（3）画出逻辑电路图：,3、综上所述,1）同理,四位二进制译码器为4线16线译码器。,2）二进制译码器就是n线2n线译码器，即，n变量全部最小项的译码器。,4、三位二进制译码器,三位二进制译码器即3线8线译码器，常用3线8线译码器有74LS138。,逻辑符号（输出0有效）：,A0A2为输入端，译码状态下，其二进制编码07依次对应8个输出，它能将三位二进制数的每个代码分别译成低电平。,74LS138,S1、S2、S3是三个选通控制端，当控制端时，译码器处于工作状态；译码器禁止时，所有输出端都输出无效电平（高电平）。,74LS138内部电路,（1）实现逻辑函数,由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例1：试用译码器和门电路实现逻辑函数：,5、译码器的应用,Y0好像三变量的最小项m0Y1就是三变量的最小项m1Y7就是三变量的最小项m7,3-8译码器输出：,解：,将逻辑函数转换成最小项表达式，再转换成与非与非形式。,=m3+m5+m6+m7,=,该函数有三个变量，所以选用3线8线译码器74LS138。用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。,用两片74LS138扩展为4线16线译码器,（2）译码器的扩展,当A3=0时，低位片74LS138(1)工作，对输入A3、A2、A1、A0进行译码，还原出Y0Y7，而高位禁止工作；当A3=1时，高位片74LS138(2)工作，还原出YY5，而低位片禁止工作。,7.2.3显示译码器,能直接驱动数字显示器或能同显示器配合使用的译码器称为显示译码器。常用的显示译码器能驱动七段数码管，即七段字符显示器,1七段字符显示器,七段字符显示器（七段数码管）是用七个发光二极管做成a,b,c,d,e,f,g七段，构成七段发光二极管（LED）显示器。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。,（a）管脚排列图;(b)共阴极接线图;(c)共阳级接线图,图3七段数字显示器发光段组合图,2七段显示译码器,七段显示译码器是驱动上述七段显示器的专用译码器，它可以把输入的二-十进制代码转换成七段显示器所需的输入信息，以使七段显示器显示正确的数码。,该译码器的真值表,原理：如果在七段数码管上显示数字4，则需f,g,b,c为1，其它为0。十进制数字4对应的二进制代码为0100，即对译码器而言，当输入ABCD=0100时，译码输出应该是bcfg有效。,适用于七段共阴极显示管的译码器集成电路有7448，74LS48等；适用于共阳极七段数码管显示器的译码器有7447，74LS47等。,3芯片介绍,7447的管脚排列图（共阳极）,A，B，C，D是译码器的输入信号；译码输出ag：低电平有效（共阳）；LT：试灯信号输入，LT=0且BI=1时，ag全为低电平，七段同时亮。RBI：灭0输入信号RBI=0（LT=1）时，不显示数码0。目的是为了能把不希望显示的0熄灭。BI/RBO：(1)BI熄灭信号输入：即当其有效（低电平)时，ag全1，使数码管不亮。(2)RBO灭0输出：即当RBI=0时，RBO=0，表示译码器已将本来应该显示的零熄灭了。,7.3三态缓冲器,三态指其输出既可以是一般二值逻辑电路，即正常的高电平（逻辑1）或低电平（逻辑0），又可以保持特有的高阻抗状态。高阻态相当于隔断状态（电阻很大，相当于开路），既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样。三态门都有一个EN控制使能端，来控制门电路的通断。具备这三种状态的器件就叫做三态缓冲器。当EN有效时，三态电路呈现正常的“0”或“1”的输出；当EN无效时，三态电路给出高阻态输出。,74LS244三态八缓冲器/线驱动器/线接收器(两组控制),74LS245是一个8位三态总线收发器，一个使能输入端G，一个方向选择输入端DIR决定传输方向：DIR=1时，数据从A传到B；DIR=0时，数据从B传到A。,三态门缓冲器经常被用作多设备共用数据总线时的连接。如果你的设备端口要挂在一个总线上，必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出，这时其他端口必须在高阻态，同时可以输入这个输出端口的数据。所以你还需要有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态。这是典型的三态门应用。,7.4双稳态触发器,双稳触发器是构成记忆存贮电路的重要元器件，具有两个稳定的物理状态，一个触发器只能记忆一位二进制数。双稳态元件的特点是：有两个互补的输出端Q和有两个稳定状态，分别表示存储数码0或1。(3)在一定的触发信号作用下，它可从一个稳态翻转到另一个稳态。,每个双稳态元件有两个互反的输出端Q和，分别被称为：1态(Q=1，=0)0态(Q=0，=1)触发器或锁存器翻转前的状态称为现态Qn(Q)，翻转后的状态称为次态Qn+1。,触发器按逻辑功能分类为：,RS触发器、D触发器、JK触发器和T触发器等。,SET,CLR,SET,SET,CLR,CLR,与非门构成,或非门构成,1基本RS触发器,特征方程与非门构成:或非门构成:波形图,钟控RS触发器,SR触发器功能表,钟控D触发器逻辑图、次状态真值表、状态图,2钟控D触发器,D触发器逻辑符号与激励表,JK触发器的工作分两步完成：在CP=1时，主触发器接收输入信号，而从触发器状态不变。在时钟CP的下降沿，将主触发器的状态传送给从触发器，使得并在CP=0期间保持不变，此时，主触发器不接收数据。,JK触发器特征方程:,3主从JK触发器,4T触发器,T触发器逻辑符号与功能表,窄脉冲产生器,逻辑电路中门的延迟引起竞争和冒险。,7.5锁存器,锁存器作用：锁存数据。锁存器对时钟脉冲电平（持续时间）敏感，在一持续电平期间都运作。,集成74LS373锁存器,用于暂时存放二进制代码的逻辑器件称为寄存器。寄存器按功能分为并行寄存器、串行寄存器及串并行寄存器。并行寄存器没有移位功能，通常简称为寄存器Registers；串行及串并行寄存器具有移位功能，通常称为移位寄存器ShiftRegisters。触发器对时钟脉冲边沿（上升或下降）敏感，在边沿来临时变化状态；,基本寄存器一般具有以下四种功能：,清除数码,接收数码,寄存数码,输出数码,74LS374寄存器,7.6寄存器、移位寄存器,3、移位寄存器,移位寄存器是指具有移位功能的寄存器按逻辑功能分四大类：串行输入串行输出串行输入并行输出并行输入串行输出并行输入并行输出按移位方式分类：单向移位、双向移位、循环移位及扭环移位等,设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的状态如表所示。,串入并出移位寄存器,0,1,0,1,1,4,0,0,1,0,0,3,0,0,0,1,1,2,0,0,0,0,0,1,0,0,0,0,0,0,Q3,Q2,Q1,Q0,串行输入D,CP的顺序,4个周期内存储器的状态表,集成4位双向移位寄存器74LS194A,74LS194是集成的4位双向移位寄存器。具有左移、右移、并行置数、保持、清“0”等多种功能。,74194引脚定义,集成4位双向移位寄存器74LS194A,74LS194的功能表,集成4位双向移位寄存器74LS194A,由两片74LS194连接成的8位双向移位寄存器,把多个74LS194连接在一起，还可以实现多位双向移位寄存器,7.7计数器,计数器的状态个数称为计数器的模。如图所示的为模m的计数器。,S4,S5,Sm,S3,S2,S1,计数器状态图的一般结构,计数器的分类：,按功能：加法计数器，减法计数器，可逆计数器按进位方式：串行计数器（异步计数器）Ripplecounters并行计数器（同步计数器）Synchronouscounters按进位基数：二进制计数器Binary-counters十进制计数器decimal-counters任意进制计数器n个触发器可以构成模m的计数器，其中：m2n。,同步计数器,同步计数器电路中，所有触发器的时钟都与同一个时钟脉冲源连在一起，每个触发器的状态变化都与时钟脉冲同步，又称并行寄存器可以由计数方式的触发器构成或者移位寄存器构成。用计数方式构成的同步二进制计数器：可用JK触发器构成。JK触发器的J、K端都加上高电平，它就按交替方式或计数方式工作。计数器的摸是M=23=8,1、同步二进制计数器,按二进制数运算规律进行计数的电路称为二进制计数器。,（1）分析下图,0,0,1,0,0,0,8(0),1,1,1,1,1,1,7,0,0,1,1,0,0,4,1,1,1,0,1,1,3,0,0,1,0,1,0,2,0,1,1,0,0,1,1,0,0,1,0,0,0,初始化,J2=k2,J1=K1,J0=K0,FF2(Q2),FF1(Q1),FF0(Q0),各触发器控制端状态,计数器状态,计数,从下图中我们可以看出计数器还有分频功能,集成二进制计数器74193,可预置的同步4位二进制加/减计数器,集成二进制计数器74193,74193引脚定义,74193结构图,74193功能表,74193进位、借位功能表,集成二进制计数器74193,集成二进制计数器74193,复位法模10加法计数器,置位法模10减法计数器,异步计数器（又称串行计数器）：各触发器的时钟不是来自同一个时钟源。状态变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器按串行方式工作，触发器的状态变化有点象多米诺骨牌,异步计数器和同步计数器的区别是什么？,异步二进制计数器的模M=2K,异步计数器,异步十进制计数器,位异步二进制计数器可以构成BCD码十进制异步计数器,本章小结,时序逻辑电路与组合逻辑电路比较时序逻辑电路的特征时序逻辑电路中使用的记忆元件是双稳态触发器描述时序逻辑电路功能的三个重要方程最常见的时序逻辑电路构件中规模集成计数器,7.8数字电子钟逻辑电路设计,7.8.1设计目的1.掌握数字电子钟的设计方法2.掌握常用数字集成电路的功能和使用3.巩固数字电路理论知识，掌握逻辑电路和真值表的画法,7.8.2设计原理,功能：通过数码管显示时、分、秒，24小时进制。设计要求：1.设计电路2.电路仿真与调试3.编写设计报告，写出设计与制作的全过程，总结体会,7.8.3数字钟功能框图,时钟脉冲生成电路,（1）时钟脉冲生成模块,可以采用由集成电路定时器555与RC组成的多谐振荡器。,也可以采用函数信号发生器生成秒脉冲信号。,(2)计数器模块、进位控制模块,十进制计数器，用二进制计数器直接连接数码管，通过复位法实现十进制。时、分、秒分别为24、60、60进制，秒、分显示0059，时显示为0023，用低位清零脉冲作为高位计数脉冲,时钟计数及进位电路,(3)状态切换电路,(4)校准电路,当数字钟走时出现误差时，需要校正时间。校时电路可实现对“时”“分”“秒”的校准。校准设置开关SET在低电平时，通过位置开关切换时、分、秒校准，通过校准按键进行单独循环计数。,秒个位时钟调整设置电路,（1）74LS193计数器（2）74LS002输入与非门（3）74LS022输入或非门（4）74LS04非门（5）74LS082输入与门（6）74LS322输入或门（7）74LS74D触发器（8）74LS138译码器（9）555集成芯片（10）共阴BCD数码管（11）电阻、电容、按键等（若干）,7.8.4用到的主要元件,7.9交通灯控制逻辑电路设计,7.9.1设计目的1.掌握数字数字状态机的设计方法2.掌握逻辑电路中竞争和冒险原则，电路中电平触发和时钟沿触发的不同。3.巩固数字电路理论知识，掌握逻辑电路和真值表的画法,7.9.2设计原理,功能：实现功能如下：一个具有主、支路的路口。主路通行时间20秒、支路通行时间15秒、黄灯各为5秒。设计要求：1.设计电路2.电路仿真与调试3.编写设计报告，写出设计与制作的全过程，总结体会,7.9.3数字交通灯功能框图,一个十字路口主道方向的红、黄、绿灯分别用R1、Y1、G1表示；支道方向的红、黄、绿灯分别为R2、Y2