FPGA程序设计环境搭建及应用.ppt

FPGA程序设计及应用,常用FPGA开发环境介绍,Max+PlusII:Altera公司针对芯片的开发环境,QuartusII:Altera公司针对SOPC开发环境,ISEFoundation:Xilinx(FPGA的发明者)公司开发环境,ispLEVER:Lattice(ISP的发明者)公司开发环境,独立于FPGA供应商的第三方开发环境供应商：Altium（原ProtelInternationalLimited）,Max+PlusII简介,MultipleArrayMatrixandProgrammableLogicUserSystems,支持原理图和文本输入，针对可编程芯片设计,Altera基本已放弃对其升级，原MAX平台使用者建议转到Quartus平台,不支持系统行为级描述及仿真，不支持VHDL的某些语句如WAIT等，不支持较新系列芯片如Cyclone系列等,QuartusII简介,完整的多平台，可编程片上系统（SOPC）的综合性设计环境,技术特性：渐进式编译，时序逼进技术SOPCBuilder和系统生成工具集成结构化ASIC设计集成完整的命令行和TCL脚本接口支持主要的第三方EDA工具Nios嵌入式处理器能够立即使用IP内核扩展库DSPBuilder软件集成验证方法完整而且多样,QuartusII软件安装,操作系统：Windows(不支持Windows98)Linux(RedHatLinux7.2以上),计算机配置：主频400M以上，安装空间1.2G以上,安装许可:采用破解版,但需提供本机MAC地址,安装过程:先安主体软件,再安加密狗(按安装指南操作),完整设计流程,本项目设计过程,工程建立,顶层宏文件建立,自制元件,库元件选用,端口及引脚,VHDL文件录入,功能时序仿真,原理图完成并编译仿真,TCL脚本及引脚定位,编程及配置,完成设计,建立工程,运行QuartusII软件，建立工程，FileNewProjectWizad,Directory,Name,Top-LevelEntity栏如下填写,两栏相同,AddFilesfortheNewProject,新项目无文件直接按Next,SelectDevice,本项目采用Cyclone系列,本项目采用EP1C3T144封装为TQFP，引脚数144速度等级为8,SelecttheSpecifyEDATools,无第三方EDA工具按Next,进入项目编辑环境,菜单栏,项目浏览标签,工具栏,工作区,新设计文档建立,建立新设计文件,文件类型选取,建立顶层原理图文件,SaveAStest.bdf之后如下,新建顶层原理图文件,库元件选用,双击项层图空白处弹出,VHDL语言文件建立,输入VHDL文本,一个锁存器,存盘并加入项目,改成自己的元件entity名字，注意下面应点上,编译VHDL语言文件,置为顶层实体,综合分析,建立元件符号,点击鼠标右键选取此项,加入自己设计元件,顶层原理图完成,输入引脚,输出引脚,自制元件,库中元件,编译工程，准备门级仿真,设置项层实体，选取编译工具，按Start按钮，按缺省设置进行全编译,建立波形文件,FileNewOtherFiles,选取失量波形,为波形文件添加管脚,双击Name区NodeFinderListOk,建立输入波形信号,选中编辑对象，利用左边工具进行输入波形矢量的建立，直到完成,工具栏,占空比,时钟周期,注意结束时间设置，完成后保存,进行仿真,ToolsSimulatorTool,注意这里的变化,选取输入波形文件,仿真结果,SimulatorTool面板StartReport,管脚定位,AssignmentsPins,双击，在下拉菜单中选取管脚,双击，在下拉菜单中选取芯片定位,TCL脚本文件建立,FilesNewTclScriptFile,管脚锁定Tcl脚本输入,命令码,芯片管脚,设计中的管脚名称,TCL脚本文件运行,ToolsTclScripts，弹出下面对话框，选中要运行和Tcl文件，点Run,最后设计完成,利用缺省时序设置进行全编译，为下载配置作准备,编程配置,ToolsProgrammer弹出对话框如下,选择要下载的文件,选择编程模式,开始下载,编程进度显示,ByteblasterParallelportDownloadCable,25-PinMaleHeader,PC,10-PinFemalePlug,TheTargetCircuitBoard,PCParallelPort,ByteblasterMV,Device:Flex,Max,Acex系列,DownloadModel:Passi