cadence16.3、PADS9.5实验讲义

三实验项目及其内容学时数分配实验编号实验项目实验类型性质学时1振荡器电路设计性必开22接触式防盗报警电路设计性必开23Cadence原理图与PADS layout印制电路板的接口设计性必开44PADS封装制作设计性必开45PADS Layout布局设计设计性必开26PADS Layout布线设计设计性必开27PADS Layout设计规则设计性必开28红外控制系统设计设计性必开2总学时20注：实验类型：重复性、验证性、综合性、设计性及其它实验一 振荡器电路实验目的1、熟悉cadence16.6软件环境2、学习简单原理图的绘制3、初步了解PCB板设计流程实验主要内容及步骤1. 运行环境、安装与卸载2.PCB设计流程（画出原理图流程图）3.cadence16.6原理图设计步骤：（1） 新建项目（Project）单击File New Project,弹出New Project对话框，在该对话框中设置项目的名称、保存路径。（2） 设置图纸的主要参数：图纸的大小、颜色的设置、栅格设置等。（3） 放置元器件1） 加载元器件库： 单击快捷键P，弹出Place Part工作面板，选择所需要的元器件库。2） 放置元器件：3） 编辑原理图：元器件的复制、粘贴、删除；旋转4） 放置电源和接地符号5） 连接导线实验二 接触式防盗报警电路实验目的：1、进一步熟悉cadence16.6软件环境2、熟悉cadence16.6各种菜单和工具的使用3、理解画PCB板前的准备工作实验主要内容及步骤1. 新建接触式防盗报警电路项目和接触式防盗报警电路原理图2. 原理图绘制的后续处理（1） 对绘制后的原理图重新编号（2） DRC检查（3） 在原理图中为每个元器件定义PADS Layout封装（4） 生成网络表实验三 Cadence原理图与PADS layout印制电路板的接口实验目的掌握在PADS layout中导入网络表的方法实验主要内容及步骤1、 在cadence allegro design CIS系统中给每个元器件赋予PCB封装（这里的PCB封装指的是PADS layout中的封装）。 在allegro design Entry CIS系统中打开接触式防盗报警电路.DSN原理图设计文件，选中元器件后，单击右键，执行Edit properties命令，打开该元器件的属性编辑窗口，如图3-1所示，在PCB Footprint栏定义PCB封装。 图3-12、 在cadence中生成网络表在项目管理窗口，选中“防盗报警电路.DSN”，执行Toolscreate Netlist菜单命令，弹出create Netlist对话框，选择other标签页，如图3-2。 图3-23、 绘制电路板框（1） 在桌面上双击PADS layout图标，进入PCB设计窗口。（2） 在PCB设计窗口，按快捷键ctrl+enter,调出options对话框，如图3-3所示。 图3-3在global页，设置鼠标的形状，和设置设计单位。在绘制板框时，将设计单位设置为公制（mm）.在grids页，设置设计栅格、显示栅格的大小。一般将设计栅格设置为1mm，显示栅格设置为10mm。（3）绘制电路板框。单击绘图子工具栏中的Board outline and cut out图标，开始绘制电路板框。（3） 导入网络表。执行fileimport命令，此后，在PCB设计窗口的原点处堆满了元器件，如图3-4所示。 图3-4执行toolsdisperse components 命令，将PCB工作区的元器件打散。这样就完成了从cadence原理图到PADS layoutPCB板的接口。实验四：PADS封装制作实验目的1、 掌握用wizard向导制作PCB封装2、 掌握手工制作PCB封装的技巧实验主要内容及步骤1、 PCB封装基础知识(1)元器件封装是实际元器件焊接到PCB板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸，所占空间位置，各管脚之间的间距等。元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的元器件可以有不同的封装。因此在制作PCB板时必须同时知道元器件的名称和封装形式。(2)元器件封装分类通孔式元器件封装（THT，through hole technology） 表面贴元件封装 （SMT Surface mounted technology ）另一种常用的分类方法是从封装外形分类： SIP单列直插封装 DIP双列直插封装 PLCC塑料引线芯片载体封装 PQFP塑料四方扁平封装 SOP 小尺寸封装TSOP薄型小尺寸封装PPGA 塑料针状栅格阵列封装PBGA 塑料球栅阵列封装CSP 芯片级封装(3) 元器件封装编号编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸例如 AXIAL-0.3 DIP14 RAD0.1 RB7.6-15 等。（3）常见元器件封装电阻类 普通电阻AXIAL-,其中表示元件引脚间的距离；可变电阻类元件封装的编号为VR, 其中表示元件的类别。电容类 非极性电容 编号RAD,其中表示元件引脚间的距离。 极性电容 编号RB-，表示元件引脚间的距离，表示元件的直径二极管类 编号DIODE-,其中表示元件引脚间的距离。晶体管类 器件封装的形式多种多样。集成电路类 SIP单列直插封装DIP双列直插封装PLCC塑料引线芯片载体封装PQFP塑料四方扁平封装SOP 小尺寸封装TSOP薄型小尺寸封装PPGA 塑料针状栅格阵列封装PBGA 塑料球栅阵列封装CSP 芯片级封装2、封装制作窗口界面（1）进入PCB设计界面，单击Tools PCB decal editor,出现如图4-1界面。 图4-1(2) 系统参数设置栅格的设置： 一般设计栅格设置成10mil，显示栅格设置成100mil比较方便。设计单位：一般在设计国际标准封装时，采用英制单位（mil），设计不规则的封装时，采用公制单位（mm）。 (3)元件的管理及元件库的操作1）元件的管理2）新建元件库3）对元件库列表的基本操作元件的复制、粘贴等4)元件库的导入、导出 3、利用Wizard向导制作PCB封装（1）DIP封装的制作步骤：a、在PCB封装制作窗口，单击filelibrarys，弹出library manager封装管理器对话框，如图4-2. 图4-2单击Create New Library新建一个封装库。例如，封装库名称libchen.pt9.b、回到PCB封装制作窗口，单击绘图子工具栏，如图4-3。 图4-3单击wizard封装向导图标，弹出decal wizard对话框，如图4-4. 图4-4制作DIP封装的主要参数：引脚数量同一列引脚的间距两列引脚的间距引脚的平均宽度B=18mil,考虑到过孔镀铜和余量，取B=35mil。（2）SOIC封装制作 制作SOIC封装的主要参数：引脚数量同一列引脚的间距两列引脚的间距引脚的平均宽度b=10mil,考虑到余量，取B=15mil。引脚长度L(例如L=20mil，为了焊接充分，取L=70mil)4、手工制作pcb封装技巧（1）进入pcb封装制作窗口（2）设置主要参数（3）单击绘图子工具栏图标，如图4-5， 图4-5单击terminal图标按钮，弹出add terminals对话框，如图4-6。对该对话框采用默认设置。 图4-6单击OK,放置焊盘。实验五：布局原则实验目的 掌握PCB板布局原则实验主要内容及步骤布局原则A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分D. 相同结构电路部分，尽可能采用“对称式”标准布局；E. 按照均匀分布、重心平衡、版面美观的标准优化布局；F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50-100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil实验六：布线设计实验目的掌握PCB布线技巧实验主要内容及步骤印制电路板走线的原则：走线长度：尽量走短线，特别对小信号电路来讲，线越短电阻越小，干扰越小。走线形状：同一层上的信号线改变方向时应该走135的斜线或弧形，避免90的拐角。走线宽度和走线间距：在PCB设计中，网络性质相同的印制板线条的宽度要求尽量一致，这样有利于阻抗匹配。走线宽度 通常信号线宽为： 0.20.3mm，(10mil)电源线一般为1.22.5mm 在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线实验七：设计规则（Design Rules）实验目的掌握PADS layout PCB设计规则实验主要内容及步骤PADS layout自一开始就提出了“设计即正确”的概念，也就是保证一次设计正确。PADS layout预先设置了很多规则，实时监控用户的设计。在违反设计规则时，系统会禁止用户继续操作或给出警告等。这样，需要在设计中考虑的问题就都交给了PADS layout负责，用户需要做的是在设计前把这些规则定义好。在PCB设计窗口中，单击SetupDesign Rules菜单命令，弹出如图7-1所示的Rules对话框。 图7-1PADS layout的设计规则分为9类，它们分别是：（1）默认（default）规则；（2）类规则(class)；（3）网络规则(net)（4）组规则(group)（5）引脚对规则(pin pairs)（6）封装规则(decal)（7）元件规则(component)（8）条件规则(conditional rules)（9）差分对规则(differential pairs)其中的前7项组成一个层次结构，表示不同的优先级。依照排列顺序，优先级逐渐增高。即在不同优先级设置发生冲突时，使用高优先级的设置。1、 默认（default）规则单击图7-1对话框的default图标 ，弹出default rules对话框。如图7-2. 图7-2该对话框中设置的参数是对整个设计而言的。如果与其他6项的设置有冲突，则使用其他6项的设计规则。（1） clearance(安全间距规则)trace width(布线宽度)参数组：用来设置布线的宽度same net(相同网络)参数组：用来设置同一网络中两个对象之间边缘到边缘的安全间距。other（其他）参数组：设置钻