LPC2114中文翻译

LPC2114/2124单片16/32位微控制器，128/256KB ISP/IAP的flash，和10位的数模转换器。1 概述LPC2114/2124基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-S CPU，并带有128/256 k字节（KB）嵌入的高速Flash存储器。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。由于LPC2114/2124非常小的64脚封装、极低的功耗、多个32位定时器、4路10位ADC、PWM输出、46个GPIO以及多达9个外部中断使它们特别适用于工业控制、医疗系统、访问控制和电子收款机（POS）。由于内置了宽范围的串行通信接口，它们也非常适合于通信网关、协议转换器、嵌入式软件调制解调器以及其它各种类型的应用。2 特性16/32位ARM7TDMI-S核，超小LQFP64封装；16 kB片内SRAM；128/256 kB片内Flash程序存储器，128位宽度接口/加速器可实现高达60 MHz工作频率；通过片内boot装载程序实现在系统编程（ISP）和在应用编程（IAP）。Embedded ICE可实现断点和观察点。当使用片内RealMonitor软件对前台任务进行调试时，中断服务程序可继续运行；嵌入式跟踪宏单元（ETM）支持对执行代码进行无干扰的高速实时跟踪；4路10位A/D转换器，转换时间低至2.44s；2个32位定时器（带4路捕获和4路比较通道）、PWM单元（6路输出）、实时时钟和看门狗；多个串行接口，包括2个16C550工业标准UART、高速I2C接口（400 kHz）和2个SPI接口；通过片内PLL可实现最大为60MHz的 CPU操作频率；向量中断控制器。可配置优先级和向量地址；多达46个通用I/O口（可承受5V电压），9个边沿或电平触发的外部中断引脚；片内晶振频率范围：1025 MHz；2个低功耗模式：空闲和掉电；通过外部中断将处理器从掉电模式中唤醒；双电源CPU操作电压范围：1.651.95 V（1.8 V 0.15 V）；I/O操作电压范围：3.03.6 V（3.0 V 10%），可承受5V电压。3 器件信息表1 器件信息型号名字描述版本LPC2114FBD64LQFP64SOT314-2LPC2114FBD64/00LQFP64SOT314-2LPC2124FBD64LQFP64SOT314-2LPC2124FBD64/00LQFP64SOT314-2表2 器件选择型号Flash存储RAM温度范围LPC2114FBD64128KB16KB-4085LPC2114FBD64/00128KB16KB-4085LPC2124FBD64256KB16KB-4085LPC2124FBD64/00256KB16KB-40854 引脚信息4.1 引脚4.2引脚描述符号引脚型号描述P0.0-P0.31I/OP0 口：P0 口是一个 32 位双向 I/O 口，每位的方向可单独控制。P0 口的功能取决于管脚连接模块的管脚功能选择。P0口的26和31脚未用。P0.0/TXD0/PWM119OTXD0是UART0发送输出端。OPWM1脉宽调制器输出1。P0.1/RXD0/PWM3/EINT021IRXD0是UART0接收输入端。OPWM3是脉宽调制器输出3。IEINT0是外部中断0输入。P0.2/SCL/CAP0.022I/0SCL是I2C时钟输入/输出。开漏输出(符合I2C规范)。OCAP0.0：TIMER0的捕获输入通道0。P0.3/SDA/MAT0.0/EINT126I/OSDA是I2C数据输入/输出。开漏输出(符合I2C规范)。OMAT0.0：TIMER0的捕获输入通道1。IEINT1 是外部中断1输入。P0.4/SCK0/CAP0.127I/OSCK0: SPI0的串行时钟。SPI时钟从主机输出，从机输入。ICAP0.0：捕获定时器0和通道1的输入。P0.5/MISO0MAT0.129I/OMISO0是SPI0主机输入从机输出端。 从机到主机的数据传输。OMAT0.1是TIMER0的匹配输出通道1。P0.6/MOSI0CAP0.230I/OMOSI0是SPI0主机输出从机输入端。 主机到从机的数据传输。ICAP0.2：TIMER0的捕获输入通道2。P0.7/SSEL0/PWM2/EINT231ISSEL0：SPI0从机选择。选择SPI接口用作从机。OPWM2是脉宽调制器输出2。IEINT2是外部中断2输入。P0.8/TXD1/PWM433OTXD1: UART1发送输出端。OPWM4是脉宽调制器输出4。P0.9/RXD1/PWM6/EINT334IRXD1：UART1接收输入端。OPWM6：脉宽调制器输出6。IEINT3：外部中断3输入。P0.10/RTS1/CAP1.035ORTS1：UART1请求发送输出端。ICAP1.0：TIMER1的捕获输入通道0。P0.11/CTS1/CAP1.137ICTS1：UART1清除发送输入端。ICAP1.1：TIMER1的捕获输入通道1。P0.12/DSR1/MAT1.038IDSR1：UART1数据设置就绪端。OMAT1.0：TIMER1的匹配输出通道0。P0.13/DTR1/MAT1.139ODTR1：UART1数据终止就绪端。OMAT1.1：TIMER1的匹配输出通道1。P0.14/DCD1/EINT141IDCD1：UART1数据载波检测输入端。IEINT1：外部中断 1 输入。P0.15/RI1/EINT245IRI1：UART1铃响指示输入端。IEINT2：外部中断2输入。P0.16/EINT0/MAT0.2/CAP0.246IEINT0：外部中断0输入。OMAT0.2：TIMER0的匹配输出通道2。ICAP0.2：TIMER0的捕获输入通道2。P0.17/CAP1.2/SCK1/MAT1.247ICAP1.2：TIMER1的捕获输入通道2。I/OSCK1：SPI1串行时钟。SPI时钟从主机输出或输入到从机。OMAT1.2：TIMER1的匹配输出通道2。P0.18/CAP1.3/MISO1/MAT1.353ICAP1.3：TIMER1的捕获输入通道3。I/OMISO1：SPI1主机输入从机输出端。从机到主机的数据传输OMAT1.3：TIMER1的匹配输出通道3。P0.19/MAT1.2/MOSI1/CAP1.254OMAT1.2：TIMER1的匹配输出通道2。I/OMOSI1：SPI1主机输出从机输入端。主机到从机的数据传输。ICAP1.2：TIMER1的捕获输入通道2。P0.20/MAT1.3/SSEL1/EINT355OMAT1.3：TIMER1的匹配输出通道3。ISSEL1：SPI1从机选择。选择SPI接口用作从机。IEINT3：外部中断3输入。P0.21/PWM5/CAP1.31OPWM5：脉宽调制器输出5。ICAP1.3：TIMER1的捕获输入通道3。P0.22/CAP0.0/MAT0.02ICAP0.0：TIMER0的捕获输入通道0OMAT0.0：TIMER0的匹配输出通道0。P0.233I/O通用双向数字端口。P0.245I/O通用双向数字端口。P0.259I/O通用双向数字端口。P0.27/AIN0/CAP0.1/MAT0.111IAIN0：A/D转换器输入0。该模拟输入总是连接到相应的管脚上。ICAP0.1：TIMER0的捕获输入通道1。OMAT0.1：TIMER0的匹配输出通道1。P0.28/AIN1/CAP0.2/MAT0.213IAIN1：A/D转换器输入1。该模拟输入总是连接到相应的管脚上。ICAP0.2：TIMER0的捕获输入通道2。OMAT0.2：TIMER0的匹配输出通道2。P0.29/AIN2/CAP0.3/MAT0.314IAIN2：A/D转换器输入2。该模拟输入总是连接到相应的管脚上。ICAP0.3：TIMER0的捕获输入通道3。OMAT0.3：TIMER0的匹配输出通道3。P0.30/AIN3/EINT3/CAP0.015IAIN3：A/D转换器输入3。 该模拟输入总是连接到相应的管脚上。IEINT3：外部中断3输入。ICAP0.0：TIMER0的捕获输入通道0。P1.0 to P1.31I/OP1 口：P1 口是一个 32 位双向 I/O 口，每位的方向可单独控制。P1口的功能取决于管脚连接模块的管脚功能选择。P1 口只有 16 到 31脚可用。P1.16/TRACEPKT016OTRACEPKT0：跟踪包位0。带内部上拉的标准I/O口。P1.17/TRACEPKT112OTRACEPKT1：跟踪包位1。带内部上拉的标准I/O口。P1.18/TRACEPKT28OTRACEPKT2：跟踪包位2。带内部上拉的标准I/O口。P1.19/TRACEPKT34OTRACEPKT3：跟踪包位3。带内部上拉的标准I/O口。P1.20/TRACESYNC48OTRACESYNC：跟踪同步。标准 I/O 口带内部上拉。RESET 为低时，该管脚线上的低电平使 P1.25:16 复位后用作跟踪端口。P1.21/PIPESTAT044OPIPESTAT0：流水线状态位0。带内部上拉的标准I/O口。P1.22/PIPESTAT140OPIPESTAT1：流水线状态位1。带内部上拉的标准I/O口。P1.23/PIPESTAT236OPIPESTAT2：流水线状态位2。带内部上拉的标准I/O口。P1.24/TRACECLK32OTRACECLK：跟踪时钟。带内部上拉的标准I/O口。P1.25/EXTIN028IEXTIN0：外部触发输入。带内部上拉的标准I/O口。P1.26/RTCK24I/ORTCK：返回的测试时钟输出。 它是加载在JTAG接口的额外信号。辅助调试器与处理器频率的变化同步。双向管脚带内部上拉。RESET 为低时，该管脚线上的低电平使 P1.31:26 复位后用作一个调试端口。P1.27/TDO64OTDO：JTAG接口的测试数据输出。P1.28/TDI60ITDI：JTAG接口的测试数据输入。P1.29/TCK56ITCK：JTAG接口的测试时钟。P1.30/TMS52ITMS：JTAG接口的测试方式。P1.31/TRST20ITRST：JTAG接口的测试复位。n.c.10I管脚悬空。RESET57I外部复位输入：当该管脚为低电平时，器件复位，I/O 口和外围功能进入默认状态，处理器从地址0开始执行程序。具有迟滞作用的TTL电平，管脚可承受5V电压。XTAL162I振荡器电路和内部时钟发生电路的输入。XTAL261O振荡放大器的输出。VSS6,18,25.42,50I地：0V电压参考点。VSSA59I模拟地：0V 电压参考点。它与 Vss 的电压相同，但为了降低噪声和出错几率，两者应当隔离。VSSA(PLL)58IPLL 模拟地：0V 电压参考点。它与 Vss 的电压相同，但为了降低噪声和出错几率，两者应当隔离。VDD(1V8)17,49I1.8V 内核电源：内部电路的电源电压。VDDA(1V8)63I模拟 1.8V 内核电源：内部电路的电源电压。它与 V18 的电压相同，但为了降低噪声和出错几率，两者应当隔离。VDD(3V3)23,43.51I3.3V 端口电源：I/O口电源电压。 VDDA(3V3)7I模拟 3.3V 端口电源：它与V3 的电压相同，但为了降低噪声和出错几率，两者应当隔离。5、功能介绍5.1、结构综述ARM7TDMI-S 是通用的 32 位微处理器，它具有高性能和低功耗的特性。ARM 结构是基于精简指令集计算机(RISC)原理而设计的。指令集和相关的译码机制比复杂指令集计算机要简单得多。这样使用一个小的、廉价的处理器核就可实现很高的指令吞吐量和实时的中断响应。 由于使用了流水线技术，处理和存储系统的所有部分都可连续工作。通常在执行一条指令的同时对下一条指令进行译码，并将第三条指令从存储器中取出。 ARM7TDMI-S 处理器使用了一个被称为 THUMB 的独特结构化策略，它非常适用于那些对存储器有限制或者需要较高代码密度的大批量产品的应用。 在 THUMB后面一个关键的概念是“超精简指令集”。基本上，ARM7TDMI-S 处理器具有两个指令集：1、标准 32 位 ARM 指令集 ；2、16 位 THUMB 指令集。THUMB 指令集的 16 位指令长度使其可以达到标准 ARM 代码两倍的密度，却仍然保持 ARM 的大多数性能上的优势， 这些优势是使用 16 位寄存器的 16 位处理器所不具备的。因为 THUMB 代码和 ARM 代码一样，在相同的 32 位寄存器上进行操作。 THUMB 代码仅为 ARM代码规模的 65%， 但其性能却相当于连接到 16 位存储器系统的相同 ARM 处理器性能的 160%。5.2、片内 FLASH 程序存储器LPC2114/2212 集成了一个 128K，而 LPC2124/2214 集成了 256K 的 FLASH 存储器系