第7章 微型计算机存储器

第7章微计算内存，7.1概述7.2随机访问内存7.3只读内存7.4微机内存区域划分7.5内存与CPU连接，7.1概述，7.1.1半导体内存分类7.1.2半导体内存分类7.1.3半导体内存的主要性能指标7.1.4内存分类，内存分为内部内存和外部内存两类。本章主要介绍内存，内存由半导体内存组成。7.1.1半导体内存分类可根据访问方法分为随机访问内存RAM和只读内存ROM。随机访问内存RAM:CPU可以对RAM中的内容进行随机读写访问，RAM中的信息断电时会丢失。只读内存ROM:ROM的内容可以随机读取，不能写入，断电不会丢失信息。常用于存储无需更改的信息，例如默认输入和输出系统。7.1.1半导体存储器的分类，根据制造过程，随机存取存储器RAM主要有双极和MOS类型。双极RAM具有快速访问速度、低集成度、高功耗、高成本等特点，是速度要求高的高速缓冲内存的理想选择。基于MOS的RAM具有高密度、低功耗和低成本，非常适合内部存储。根据7.1.1信息存储方法可分为静态RAM (SRAM)和动态RAM(DRAM)的半导体存储器的分类。SRAM中的存储电路基于双稳定触发器，控制电路简单，状态稳定，除非断电，否则不会丢失信息，但适用于强度低、不需要大存储容量的计算机系统。DRAM的存储设备基于电容，电路简单，强度高，但电容的电荷因漏电而逐渐丢失，需要应用于大型计算机系统的定时刷新。7.1.1半导体内存的分类，目前一般只读内存ROM为：掩码MROM:用户无法编程。其内容已由制造商配置，不能更改。可编程ROM(PROM):用户只能对此进行一次编程，写入后不能更改。可清除PROM(EPROM):其内容可以删除uv，用户可以多次编程。电气清除PROM(EEPROM或E2PROM):允许清除和更改以字节为单位。7.1.2半导体存储器芯片通常是由地址解码电路、存储设备、三态数据缓冲、控制逻辑组成的半导体存储器的结构。2n，内存单元：可以表示二进制“0”和“1”状态的物理设备构成一个可以保存二进制信息的内存设备。存储单元：一个或多个内存单元构成存储单元，每个存储单元都有唯一的编号，即存储单元的地址。存储(存储矩阵):许多存储是有规则的(通常是矩阵结构)。半导体存储通常由包含2n个存储单元的1个存储单元组成，使用n个地址行进行访问。存储器芯片的地址解码电路解码CPU从地址总线发送的n位地址信息，解码生成的选择信号可以在读/写控制电路的控制下唯一地选择可读写芯片内的存储设备。芯片内部的地址解码主要通过单、双解码两种方式实现。单解码方法适用于容量较小的存储芯片。双解码方法适用于容量大的存储芯片。半导体存储器配置2-地址解码电路，用一个解码电路解码所有地址信息，解码输出的选择线直接选择相应的存储设备。地址解码以单个解码方式生成行选择行x和列选择行y集，每个解码n个地址行。如果一个单元格的x和y行都有效，则会选择相应的存储设备。地址解码-双解码方法，三状态数据缓冲：数据输入/输出的通道，数据传输方向取决于控制逻辑的三状态语句控制。读写控制电路：接收CPU发送的相关控制信号，以控制数据的输入/输出。CPU发送到存储芯片的控制信号主要是读取信号、写入信号、切片选择信号等。注：半导体存储芯片的周边电路部分具有不同的特性，例如，动态RAM具有预先充电、刷新等控制电路，ROM芯片在正常操作状态下只有输出控制逻辑等。半导体内存配置3-读/写控制电路，这是三个主要内存性能指标：存储容量、访问时间和带宽。存储容量：反映存储可以存储的信息量的指标。存储容量=存储单元数数据位示例:存储容量为64K8位和64K字节。如果计算机的地址线和数据线位数分别为n和n，则该内存芯片的总地址单位为2n，位容量为2n。示例:内存芯片6116，11条地址行，如果有8条数据线，则该芯片的位容量=2118=2KB。存储容量一般为：B、KB、MB、GB、tb1kb=102 B1 MB=1024k 1 GB=1024 m1 TB=1024 GB、7.1.3半导体存储的主要性能指标，访问时间：操作从一个存储操作开始就完成了访问时间越短，访问速度就越快。内存访问时间主要与双极半导体内存的制造过程相关，后者的访问速度比基于MOS的访问速度快。带宽：每秒发送的总数据量，通常以B/S表示。带宽=内存总线频率数据宽度/8示例:如果一个存储的总线频率为100MHZ，存储宽度为64位，则带宽=10064/8=800MB/S，作为7.1.3半导体内存的主要性能指标，计算机系统将满足速度、容量、价格等要求目前，使用了大量的第3级存储结构，即高速缓冲区、内部和辅助存储。7.1.4内存分层，7.2.1静态随机访问内存(sRAM) 7.2.2.2动态随机访问内存(DRAM)7.2.3集成iRAM (ranam) 7.2.4视频随机访问内存(VRAM)7.2.5高速ramR/W#:读/写控制信号输入端号。OE#:输出控制信号输入针脚。D7-D0:数据输入/输出信号端号。CS#:芯片输出控制信号输入针脚。VCC:电源。GND:土地。典型静态RAM内存芯片6116，Intel6116工作方式与控制信号的关系。常用静态内存SRAM为6116(2K8)、6264(8K8)、6256 (32k8) 62512 (64k8)等。典型静态RAM内存芯片6116，DRAM基本存储电路。第二，动态随机存取存储器DRAM，它使用容量c中填充的电荷存储信息。如果电容c有电荷，则为逻辑“1”，如果没有电荷，则为逻辑“0”。但是，任何电容都是泄漏的，因此当电容c有电荷时，过了一定的时间，电容的放电过程会导致电荷损失，信息丢失，因此需要定期充电电容以补偿泄漏的电荷，通常这种补充电荷称为刷新或再生。刷新间隔通常为1到100毫秒。作业温度为70 时，典型的重新整理间隔为2毫秒。这意味着存储的信息需要在2毫秒内刷新一次。DRAM刷新、集成随机访问内存(IRAM)视频随机访问内存(VRAM)edodramsdramddramdddramddr 2 DDR 3d ram、3、其他随机访问内存、电源关闭时，信息不会丢失，属于非易失性存储。常用于存储不需要更改的信息。遮罩模式rom-mrom (masklrom)可编程rom-ROM-PROM(ProgrammableROM)可编程ROM-EPROM(erasableprogrammablerom)微型计算机内存的总物理地址空间分为常规内存、保留内存和扩展内存等多个区域。7.4微机内存区域划分，7.5.1内存与CPU连接时需要注意的问题7.5.2内存地址解码方法7.5.3存储芯片扩展，7.5存储与CPU连接，1 .协调存储和CPU之间的时间当CPU读取存储时，当CPU发出地址和读取命令时，存储必须在指定的时间内提供有效数据。当CPU向阵列写入时，阵列必须在指定的存储单元指定的时间内将数据写入到写入脉冲中。2.使用CPU总线负载容量地址线、控制线单向和单向驱动器。数据线是双向的，因此使用双向驱动器。7.5.1内存与CPU连接时需要注意的问题，3 .内存芯片的选择根据存储存档对象、整体性能、芯片类型和特征进行综合考虑。(1)选择芯片类型(2)选择芯片型号4。内存和控制总线连接CPU内存读写信号内存芯片的控制信号线(片选择、读、写)连接。7.5.1存储与CPU连接时需要注意的问题，5。存储和数据总线的连接数据缆线是CPU和存储之间信息交换的通道，连接必须考虑驱动器问题和章节。6.存储和地址总线连接低的地址线直接连接到存储芯片的地址针。高地址行，使用外部地址解码器生成“片选择”信号。将7.5.1内存与CPU连接时需要注意的事项。通常，计算机的内存由多个内存芯片组成，因此在芯片外，必须解码高地址以生成准确的切片选择信号。常用的切片选择生成方法(1)行选择(2)部分解码方法(3)全部解码方法、7.5.2内存地址解码方法、内存容量小、使用的存储芯片数量不多、CPU寻址空间大于存储容量的情况下，高地址行可以直接用作存储芯片的芯片选择信号，并且每个地址行通过单个芯片。地址解码方法1-线选择方法，4个片选择信号必须使用4个地址线，电路结构简单，缺点是系统A16A13不能是同时有效的低级别；与部分解码方法相同，因为最高段地址信号(A19至A15)不参与解码，并且存在地址重叠问题。想：请写下每个芯片占用的地址空间。地址解码方法1-行选择方法，地址解码方法2-部分解码方法，作为高地址的一部分解码的切片选择信号。地址解码方法2-部分解码方法、地址解码方法3-全部解码方法、全部父地址解码以生成切片选择信号。(1)门电路解码TTL或CMOS数字电路解码。(2)专用解码器解码的专用解码器，例如2-4/3-8解码器解码。(3)可编程设备PLD解码。使用PLD编程解码。地址解码实现方法，地址解码实现方法1-门电路实现，门电路完成切片选择解码，电路结构看起来更加复杂。地址解码实现方法2-解码器实现，用解码器代替门电路选择表解码完成，稳定电路操作，结构简单。常用的233604解码器：74LS139常用的33336908解码器：74LS138常用的43336966解码器：74LS154，常用的通用解码器，74LS138菜单，下图是完全解码的两个示例。前面的例子是门电路解码，后面的例子是38解码器解码。单片2764(8K8位，EPROM)被选择为父地址a19至a13=000110至1C000H至1DFFFH的地址范围。，完整解码示例，7.5.3存储芯片的扩展，多芯片存储芯片所需的内存空间配置，整个内存中的不同地址范围，每次仅选择一个片段(或一组)扩展内存。如果构成存储器的存储器芯片的字符长度小于存储器单元的字符长度，则芯片中每个单元的字符长度满足，但单元数不满足，芯片中每个单元的字符长度不满足，单元数也不满足，如果存储器芯片中的数据比特数不满足系统内存要求，则执行位扩展。位扩展由多个内存芯片组成，在保持单元数不变的情况下增加数据位数。使用64K1bit芯片扩展实现64KB内存。存储芯片的扩展1位扩展，位扩展连接方法，首先确定内存芯片的数量。地址线都平行。电影选择信号线平行。读/写控制信号并行。芯片上的数据线通过相应的数据线扩展。存储芯片的扩展双词扩展，所谓的扩展词是存储单元数的扩展。因为无论数据缆线如何，存储单元的数量都取决于地址行，所以单词扩展实际上是增加地址行的扩展，即地址行的条带数。8K8bit的芯片扩展可实现64KB存储。单词扩展连接方法，首先确定内存芯片数。数据线都平行。控制线读/写并行。低地址行由芯片本身的地址行并行生成。解码器输入是高地址行。解码器输出分别连接到该芯片的芯片选择信号。扩展的切片选择信号由解码器确定。存储芯片的扩展3-字节寻址，首先扩展芯片分组的单词位完全扩展；其次，设计每个芯片组的片扩展以满足容量要求。使用16k4位芯片扩展实现64KB内存。位扩展连接方法，首先计算配置内存模块所需的芯片数量分组的位扩展。基于内部扩展扩展词。示例7.1已知一个RAM芯片外部针信号有8条数据电缆和12条地址线，其容量是多少？如果RAM的起始地址为3000H，则其最终地址是什么？解决方案：容量：2128bit=4KB。最后一个地址：3000h 4k1=3 fffh。示例7.2使用包含2K8位SRAM芯片的8K8位内存模块查找所需的芯片数量。如何扩展？绘制连接打印并创建每个芯片的地址范围。解决方案：1，(8K8)/(2K8)=4切片。2、使用单词扩展。存储芯片的扩展示例，3，地址空间分配：存储芯片的扩展示例(