计算机组成原理重点整理(白中英版)-考试必备

一、浮点存储：1 .当浮点数x的754标准存储格式为() 16时，获得浮点数的十进制值。解：展开十六进制，二进制格式如下010000010011011000000000000000000000s步码(8位)尾数(23位)指数e=步骤码-127=-=(3)10包含隐藏比特1的尾数1.m=1. 01101100000000000000000000000000000=1在那里。x=(-1 ) s1. m2e=(1. ) 23=1011.011=(11.375 ) 102 .将随机数(20.59375)10转换为754标准的32位浮点二进制存储格式。解：首先将整数和分数的部分转换成二进制数喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓喀嚓6将小数点移动到第一、二位之间57350； 10100.10011=1.24当e=4时，情况如下：57350； s=0，E=4 127=131，M=最后得到的32位浮点二进制存储格式如下=(41A4C000)16假定用3.s、e、m三个域构成的32比特二进制表示的非零标准化浮点数x，其中真值表示为(非IEEE754标准):x=(-1)s(1.M)2E-128问：归一化的最大正数、最小正数、最大负数和最小负数是多少？(1)最大正数0 1111 1111 111 1111 1111 1111 1111 1111x=1 (1-2-23)2127(2)最小正数000 000 000 000 000 000 000 000 00x=1.02-128(3)最小负数111 111 111 111 111 111 111 111 11x=-1 (1-2-23)2127(4)最大负数100 000 000 000 000 000 000 000 00x=-1.02-1284 .用源阵列乘法器、互补阵列乘法器计算xXy。(1) x=11000 y=11111 (2) x=-01011 y=11001(1)源阵列x=0.11011，y=-0.11111编码比特： x0y0=01=1原稿=11011，原稿=111111 1 0 1 1* 1 1 1 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1原稿=1，1101000101带互补器的互补数组x补全=0 11011，y补全=1 00001乘积码位单独运算01=11 1 0 1 1* 1 1 1 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1计算尾数部分前补充输出X=11011，喀喀喀喀喀喀喀喀耶埃埃埃埃埃伊653XY=-0(2)源阵列x=-0.11111，y=-0.11011编码比特： x0y0=11=0x补充=11111，y补充=110111 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1补充=0，11010，00101带互补器的互补数组x补充=1 00001，y补充=1 00101乘积码位单独运算11=0在计算尾数部分之前，互补输出X=11111，卡卡卡卡卡卡卡卡卡耶耶耶伊耶伊耶伊耶伊耶伊1 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1XY=05 .计算浮点数x y和x-yx=2-101*(-0.)，y=2-100*0。浮动=11011，-0。浮动=11100，0。Ex-Ey=11011 00100=11111x浮子=11100，1.(0)x y 1 1. 1 1 0 1 0 1零零一零一十零零一零一标准化处理： 0 .步骤码11010x y=0.*2-6x-y1. 1十十一十一.十十十十1.01111111标准化处理： 1.步骤码11100x-y=-0.*2-46 .把处理段Si所需的时间定义为i，把缓冲寄存器的延迟定义为l，把线性管线的时钟周期定义为l。=maxi l=m l流水线处理的频率是f=1/。具有l个k段的处理段的管线处理n个任务所需的时钟周期数为Tk=k (n-1 )所需时间是T=Tk 另外，序列完成时间是T=nk.PS级线性管线的加速比：*Ck=TL= nkPR (n-1 )二、内部存储器*闪存：高性能、低功耗、高可靠性、移动性编程操作：实际上是写入操作。 由于擦除动作时控制栅极没有施加正电压，所以所有存储单元的原始状态都为“1”。 编程操作的目的是向存储单元的浮置栅极补充电子，将存储单元改写为“0”状态。 如果某个存储单元保持“1”，则不向控制栅极施加正电压。 图(a )表示编程操作时的存储单元写入0、写入1的状况。 实际上，存储单元被删除后，因为原来的状态都是1，所以程序时只写入0，不写入1。 为了写0，向控制栅c施加正电压。 一旦内存元被编程，存储的数据就可以保持100年以上而无需外部电源。读出动作：向控制栅极施加正电压。 浮栅上的负电荷量决定MOS晶体管能否导通。 如果存储器单元有1，则浮置栅极不为负，认为控制栅极的正电压足以使晶体管导通。 如果存储单元有0，浮置栅极带负电，为了克服浮置栅极的负电量，控制栅极的正电压不足，晶体管不能导通。 当MOS晶体管导通时，电源VD从漏极d向源极s供给电流。 读出电路检测电流，表示存储单元中有1，读出电路检测到没有电流时，如图(b )所示，表示存储单元中有0。擦除操作：所有存储单元的浮栅上的负电荷全部被排出。 因此，向晶体管的源极s施加正电压，是与编程动作相反的，如图(c )所示。 源极s上的正电压吸收浮置栅极中的电子，所有的存储单元成为1状态。*cache :存储器容量为32字，字长64位，模块数m=4，分别以顺序方式和交叉方式组织。 存储周期T=200ns，数据总线宽度64位，总线传输周期=50ns。 连续读出4个字时，顺序存储器和交叉存储器的带宽是多少？解：顺序存储器和交叉存储器连续读出的m=4个字的信息的总量为1122222222220q=64b4=256b顺序存储器和交叉存储器连续读出4个字所需要的时间分别是112卡卡卡卡卡卡卡卡卡卡卡t2=mT=4200ns=800ns=810-7st1=t (m-1 )=200 ns 350 ns=350 ns=3510-7s顺序存储器和交叉存储器的带宽分别如下W2=q/t2=256b(810-7)s=320Mb/sW1=q/t1=256b(3510-7)s=730Mb/s*已知CPU执行程序的情况下，cache完成访问的次数为1900次，主存储器完成访问的次数为100次，cache访问周期为50ns，主存储访问周期为250ns，cache/主存储系统的效率和平均解：h=NC/(ncnm )=1900/(1900100 )=0.95r=tm/tc=250ns/50ns=5。e=1/(r (1- r ) h )=1/(5(1-5) 0.95=83.3 %卡卡卡ta=tc/e=50ns/0.833=60ns*内存：已知某64位主机采用半导体存储器，其地址代码为26位，使用256K16位DRAM芯片配置该机器可接受的最大主机空间，并选择模块板结构形式：(1)每块模块板为1024K64位，总共需要多少块模块板？(2)模块板上有多少个DRAM芯片？(3)主记忆需要多少个DRAM芯片？ CPU如何选择各模块板？(1)(2)每个模块16个DRAM芯片(3)64*16=1024块从高位地址中选择模块64K32位内存由16K8位DRAM芯片组成，请求：(1)描绘该存储器的构成逻辑框图。(2)设存储器的读/写周期为0.5S，CPU在1S以内进行至少一次访问。 采用什么样的刷新方式比较合理？ 两次刷新的最大间隔是多少？ 一次刷新所有存储单元所需的实际刷新时间是多长呢？解： (1)根据题意，记忆容量的合计为64KB，所以地址总线需要16位。 目前使用16K*8位DRAM芯片，共计需要16张。 芯片本身的地址线占用14位，因此将位并联和地址串联组合来构成整个存储器，并且如图所示，使用1张2:4解码器。(2)根据已知的条件，CPU在1us内至少访问一次，存储器整体的平均读/写周期为0.5us，如果采用集中刷新，则存在64us的死区，所以如果采用分散刷新，则只能访问1us一次16K*1位的DRAM芯片由128*128矩阵的存储单元构成，如果在刷新时仅以128行以异步方式刷新，则刷新间隔为2ms/128=15.6us，刷新信号周期为15us。 刷新所花费的时间=15us128=1.92ms毫秒三、指令系统*某计算机字长为16位，主存储容量为64K字，采用字长单地址指令，共40条指令，试着用直接、立即、索引、相对4种地址方式设计了指令格式。解： 40个指令需要占用操作码字段(OP)6位，指令的剩馀长度为10位。 主要是为了垄断640K字的土地地址空间为地址模式(X)2比特、形式地址(D)8比特，其命令形式如下地址模式的定义如下所示。X=0 0直接寻址有效地址E=D (直接寻址为256个存储单元)X=0 1现在寻址d字段是操作数X=1 0索引修饰有效地址e=(rx ) d (可寻址64k个存储单元)X=1 1相对地址有效地址e=(PC ) d (可寻址64k个存储单元)其中，RX是索引寄存器(16位)，PC是程序计数器(16位)，在索引和相对地址的情况下，位移量d为正负。四、CPU*微指令：直接表现法的特征：该方法结构简单，并行性强，操作速度快，但如果微指令字太长，微指令的总数为n个，则微指令字的操作控制字段为n位。 另外，n个微命令中有很多是互斥的，不允许并行操作，将它们配置在一个微命令中是没有意义的，只会降低信息的利用率。*代码表示法的特征：虽然可以避免互斥，大幅度缩短指令语，但解码电路增加，微程序的执行速度变慢*编码注意事项：在字段编码法中，操作控制字段不是任意的，必须遵守以下原则。将排他的微指令分为同一段内，将兼容的微指令分为不同段内。 这不仅能提高信息的利用率，缩短微指令语长，还能利用硬件所具有的并行性，加快执行速度。请符合数据路径的结构。如果各个短语中包含的信息比特不太多，则解码电路的复杂性和解码时间会增加。通常，每个短语都会保留一个状态，以指示此字段没有发出微命令。 因此，如果某个字段长度为3位，则最多只能显示7个排他微命令，且通常不在000上操作。*水平型微指令和垂直型微指令的比较(1)水平型微命令的并行操作能力强，效率高，灵活性强，垂直型微命令差。(2)水平型微命令执行1个命令的时间短，垂直型微命令执行的时间长。(3)用水平型微命令解释命令的微程序具有微命令语长、微程序短的特征。 垂直型微指令相反。(4)水平型微命令用户很难掌握，而垂直型微命令与命令相比较类似，相对容易掌握。*微地址寄存器中有6位(A5-A0 )，需要修改其内容时，可以在某位的触发器的强制端s上设置为“1”。 现有的三种情况：(1)执行“取指”微命令后，微程序在IR的OP字段(IR3-IR0)中分支16路(2)执行条件分支命令微程序时，在进位标志c的状态下进行2个分支(3)在执行控制台指令微程序时，在IR4、IR5的状态下进行4路径分支。请用多路传输方法设计微地址传输