Cache基础知识介绍

什么是高速缓存，高速缓存也叫高速缓存。它位于中央处理器和内存之间，是一个特殊的内存子系统。目前，常用的两极缓存结构是由L1缓存和L2缓存组成的缓存系统。L1缓存通常分为数据缓存和指令缓存，分别用于存储数据和执行这些数据的指令。与两极缓存相比，L1缓存容量较小，但数据访问速度较快。L2cache容量很大，但其数据访问速度较慢。在某些系统中还有三级缓存结构。缓存的功能是什么？高速缓存是为了提高中央处理器对内存的访问速度。计算机的内存以系统总线的时钟频率工作，通常是中央处理器的外部频率。然而，中央处理器的工作频率(主频率)是外部频率和倍频因子的乘积。结果，存储器的工作频率比中央处理器的工作频率低得多。这种情况的直接结果是，在执行一条指令后，中央处理器通常需要“等待”一段时间才能再次访问内存，这大大降低了中央处理器的工作效率。在这种情况下，缓存应运而生。指令地址.96环路： addr2，R1，r1100 subir3，r3，# 1104b nezr3，环路108.112，典型的内存访问模式，高速缓存工作原理，运行程序的中央处理器是一条指令一条指令的执行，指令地址经常是连续的，这意味着中央处理器在访问内存时经常在短时间内集中在某个部分，此时可能会遇到一些需要反复调用的子程序。当系统工作时，这些活动的子程序存储在比主存储器快得多的高速缓存中。当访问内存时，中央处理器首先判断要访问的内容是否在缓存中，如果是，则称之为命中，此时中央处理器直接从缓存中调用内容。否则，它被称为未命中，中央处理器将通过高速缓存对主存储器中的相应内容进行操作。高速缓存的地址映射方法高速缓存和主存储器之间可以采用三种地址映射方法：全联想映射方法直接联想映射方法组联想映射方法全联想方法地址映射规则：主存储器的任何块都可以映射到高速缓存的任何块(1)主存储器和高速缓存被划分成相同大小的数据块。(2)主存储器中的数据块可以加载到高速缓存中的任何空间。优点：高命中率和高速缓存存储空间利用率。缺点：在访问相关内存时，总是与整个内容进行比较，速度慢，成本高，因此应用较少。直接关联地址映射规则：主内存中的块只能映射到缓存中的特定块。(1)主存储器和高速缓存被分成相同大小的数据块。(2)主内存容量应为缓存容量的整数倍。主内存空间应该根据缓存容量划分为多个区域。主内存每个区域中的块数等于缓存中的总块数。(3)当主存储器中某一区域的块存储在高速缓存中时，它只能存储在高速缓存中具有相同块号的相同位置。优点：地址映射方法简单，在访问数据时，只需检查区号是否相等，从而获得较快的访问速度和简单的硬件设备。缺点：更换频繁，命中率低。(1)主存储器和高速缓存根据相同的大小被分成块。(2)主存和缓存按照相同的大小进行分组。(3)主存储器容量是高速缓存容量的整数倍。根据高速缓存区域的大小，主存储器空间被分成多个区域。主内存中每个区域的组数与缓存中的组数相同。(4)当主存数据转移到缓存中时，主存和缓存的组号应该相等，即每个区域中的某个块只能存储在缓存组号相同的空间中，但组中每个块的地址可以任意存储，即主存组到缓存组采用直接映射；在两个相应的组中，采用一体化映射。优点：块的碰撞概率相对较低，块的利用率大大提高，块失败率明显降低。缺点：实施难度和成本都高于直接映射法。块：是高速缓存和主存储器的传输单元。路):是组关联缓存结构中的基本存储单元组：组是在组关联映射中通过高速缓存进行块管理的单元。标签的地址):块对应于主存储器中的区域。块中的偏移量):用于指示块中一个字节的地址。在组关联映射模式中，主存储器的地址空间由块中的区域、组和偏移地址组成。组关联映射下缓存的内部结构。缓存替换算法，缓存可以采用以下替换算法：先进先出(FILO)算法随机替换(rand)算法先进先出(FIFO)算法最近最少使用(LRU)算法，随机(RAND)方法是随机确定内存块的替换。设置随机数生成器，根据生成的随机数确定替换块。该方法简单易行，但命中率相对较低。先进先出(FIFO)方法是选择首先被调用的块来替换它。当首先被调用并被多次命中的块可能首先被替换时，它不符合局部性规则。该方法的命中率优于随机方法，但仍不满足要求。最近最少使用(LRU)方法总是根据每个块的使用情况选择要替换的最近最少使用的块。该方法更好地反映了程序的局部规则，具有最高的命中率。如何提高缓存性能和缓存性能意味着减少主内存的平均访问时间=命中时间未命中率*未命中惩罚提高缓存性能有三种方法：减少命中时间、降低未命中率和降低未命中惩罚。影响命中率的硬件因素主要包括以下四点：缓存容量。高速缓存和主存储器之间交换的单位信息量。缓存缓存替换算法的组织，代码段为(I=0；i1024I)对于(j=0；j4；j)总和=xij，代码段bfo(j=0；j4；j)对于(I=0；i1024I)总和=xij，通过优化代码来提高高速缓存命中率，总和数组整数10244，代码段a:对数组元素x I 0的访问(I=0.1024)是未命中，但是对xi1，xi2，xi3的访问被命中，因此未命中的总数是1024。代码片段b:对于数组元素xi0，xi1，xi2，x I 3 (I=0).1024)所有的访问都是未命中的，它们被xi 40、xi 41、xi 42、xi 43替换，因此未命中的总数是4096。当需要访问大量数据时，必须注意对内存的访问应尽可能连续，对循环内层的访问应接近缓存的块大小，以提高缓存的命中率，从而提高程序的运行效率。缓存一致性问题，在使用缓存的系统中，相同的数据可能同时存在于缓存和主内存中，相同的数据是一致的，不相同的数据称为不一致。缓存主要有两种写策略：直写和写回。直写：将缓存和内容写入主内存。优点：可靠性高，操作过程简单。缺点：写操作的速度不能提高，这与写主存储器的速度相同。写回方法：当CPU执行写操作时，只写缓存，不写主内存。优点：速度快。缺点：可靠性差，控制操作复杂。对于具有多个主设备的共享存储总线系统，例如具有DMA的系统或多处理器系统，由于其他主设备也可以改变主存储器的内容，并且这种改变对于高速缓存来说是未知的，所以必须处理高速缓存一致性问题。您可以将主内存中的地址空间块设置为非缓存访问。中