1.1单片机的结构和时序

1、单片机原理和应用，讲座教师：屈树tel 3360573468312 e-mail 3360 qupsh ，2，MCS-51系列微控制器结构和工作原理，3，1MCS-51系列微控制器内部结构2MCS-51微控制器针脚功能31单芯片(SingleChipMicrocomputer)在一个芯片上集成中央处理器(CPU)、内存(RAM和ROM)、基本I/O接口和计时器、计数器等部件，并通过独立的命令系统实现智能设备-在一个芯片上实现一台微型计算机的基本功能体积小，控制能力强，性价比高，5，1MCS-51系列微控制器概述，MCS-51有很多型号，如8031、8051、8751、8032、8052、8052和8752这里8051是最早生产，最典型的产品。MCS-51系列的其他单片机基于8051添加了功能，周边接口发生了变化。因此，人们习惯将8051称为MCS-51系列微控制器。6，1.1MCS-51系列单片机简介，英特尔公司向其他几家公司认证了8051的核心技术，因此，很多企业生产以8051为核心的单片机。MCS-51系列微控制器由12个以上的芯片组成，分为51个子系列和52个子系列，使用芯片型号的最后一个数字作为徽标。内部结构基本相同。其中，51子系列是基本系列，52子系列是增强的。MCS-51系列单芯片多种芯片的技术规格如下表所示。7，MCS-51系列微控制器芯片规格，8，2MCS-51单芯片针脚功能，两个封装：1。双列直插式封装，9，2。方形封装、10，2.1MCS-51单芯片针脚及其功能，8051具有40个针脚，共端口线、电源线和控制线三个类别，11，12，3。电源线(2条)VCC是5V电源线。VSS将15，8051的每个功能组件分为5个部分：如下所示：地线，13，2.28031的外部存储连接，14，内部方块图。CPU存储I/O端口计时器/计数器中断系统、16，1CPU结构、8051内部CPU是8位长度的二进制中央处理器，它以字节为单位处理数据。CPU由运算符(ALU)、控制器(定时控制部件等)和专用寄存器组三部分组成。17、算术逻辑单元(ALU)、ALU的功能是算术、逻辑计算、位变量处理和数据传输等操作。8051ALU包括一个加法器、两个8位寄存器(TMP1和TMP2)和一个布尔处理器。18，时序控制部件、时序控制部件充当由时序控制逻辑、指令寄存器和振荡器OSC等电路组成的控制器。定时控制逻辑用于解码命令寄存器中的脚本，并生成在OSC振荡器的组合下执行命令的定时脉冲。用于完成相应命令的执行命令寄存器IR用于从程序内存中提取的脚本OSC振荡器是控制器的心脏，用于向控制器提供时钟脉冲，OSC振荡器用于生成矩形时钟脉冲序列，这是单片机的重要性能指标之一，时钟频率越高，单片机控制位越快，操作速度越快。19，专用寄存器组，专用寄存器组：用于指示要执行当前命令的内存地址、存储操作数和命令后的状态。专用寄存器主要包括程序计数器PC、累加器a、程序状态单词PSW、堆栈指示符SP、数据指针DPTR和公共寄存器b的6个部分、20、(1)程序计数器PC(Programcounter)、16位计数器，以确保命令顺序的执行。存储需要执行命令的以下内存地址：寻址范围：0000h-fffffh，总计64K。也就是说，8051对程序内存的寻址范围为64K。要为8051配置大于64KB的程序内存，需要在制造时延长程序计数器的位数。实际上64KB就足够了。21，(2)累加器a，累加器a是特殊用途的8位二进制寄存器，用于存储操作数或运算结果(8位以上)。MOVA，# 05HADDA，# 03H第一个命令是将加5发送到累加器a，并准备执行第二个命令，因此在第二个命令执行前累加器a为加5，执行第二个命令后8存入a。22，(3)通用寄存器b，也称为乘法寄存器，与加法器a协同执行乘法操作和除法操作。在乘法命令中用于寄存器b的乘法命令中，两个操作数分别从a，b寄存器中获取，结果是a，b寄存器，a存储乘积的低8位，b存储乘积的高8位。在除法命令中，被除数保存在a中，除数保存在b中，在运算中保存在a中，剩下的保存在b中。寄存器b可以在一般状态下用作一般寄存器。23，例如MOVA，# 05HMOVB，# 03HMULABBAAB=53DIVAB；Ab=a.b，24，(4)程序状态单词PSW，程序状态单词PSW是在命令执行后表示状态信息的8位寄存器，与常规微处理器的标志寄存器相对应。表2-2列出了用于指示ALU操作的结果状态或CPU的操作状态以进行程序查询和确认的位的含义(其中未定义PSW1位)。进程状态单词PSW您的含义，25，PSW每个功能映射，26，每个标志位的含义如下：CY(PSW.7):可以用进位标志位或c记录。在算术运算中，加法和减法运算中，累加器a的最高位是否有回车或借用者。如果操作数最高的位置有进位(加)或位元(减)，请插入1。否则，将清除零。AC(PSW.6):次要舍入旗标。(累加器a的A3位四舍五入为A4位，4位进位(加)或4位2位(减)，AC位为1。否则，结果为0。F0(PSW.5):自定义状态标志位。您可以通过设置、重置或测试软件来控制程序流。27，RS1，RS0(PSW.4，PSW.3):操作寄存器区域选择控制位8051共8位操作寄存器R0至R7。您可以使用软件验证当前使用的任务寄存器组，或清除0。可以更改RS1和RS0的状态以确定R0到R7的物理地址。RS1和RS0以及操作寄存器R0到R7的物理地址之间的关系如图2-4所示。28、RS1和RS0与操作寄存器的关系比较表；29、OV(PSW.2):溢出标志位。执行运算命令时，由硬件放置或清除运算，以指示运算是否生成溢出。OV位置指示计算结果超过目标寄存器a可以表示的有符号计数的范围(1 128到127)。如果I l有进位或借用者，则OV会以下列格式决定：ov=C6C7；父表达式：如果位6位7具有进位(临时)，而位7没有CY(临时)；或者，如果舍入位7到c(临时)，不舍入位6到7(临时)，则OV标志设置为1。这意味着有符号数字运算中的计算结果无效。否则，清除OV标志可确保计算结果正确。30，P(PSW.0):奇偶校验标志位由硬件放置，每个命令周期表示累加器a中的1个奇偶校验数，或为0。如果1的数目是奇数，则p设置为1。如果1的数目是偶数，则p等于0。31，(5)堆栈指针SP堆栈指针SP是8位专用寄存器，表示内部RAM中堆栈的顶部位置。也就是说，SP的内容是堆栈的顶部地址。堆栈区域可以占用片上128字节RAM的任何设备。执行PUSH指令时，堆栈指针会在保存数据之前自动添加1。根据“先进先出”原则访问数据。32，堆栈顶部地址始终位于SP上，当堆栈为空且没有数据时，堆栈顶部地址与堆栈底部地址匹配。也就是说，SP是堆栈底部地址。堆栈中存储的数据越多，SP的堆栈顶部地址比堆栈底部地址大。例如MOVSP，# data(70H)MOVA，# X；MOVB，# Y；PUSHACCSPSP 1，(SP)ACCPUSHB；SPSP 1，(SP)BPO pacc；ACCY，SPSP-1 popb；BX、SPSP-1，33、(6)数据指针数据点控制器(DPTR)、数据指针DPTR是16位数据寄存器，由两个8位寄存器DPH和DPL组成。其中DPH可用于存储DPTR的高8位，DPL是DPTR的低8位，DPTR可用于存储内部ROM的地址，或外部RAM和外部ROM的地址。具有外部RAM的2000H单元可以使用MOVDPTR、#2000H导入累加器a。DPTR2000HMOVXA， DPTRAX(MOVX表示DPTR的2000H是外部RAM的地址，不是外部ROM的地址。)，34，1.2存储结构，1，存储地址分配存储的地址分配有3个地址空间，这3个地址空间包括内部ROM和外部ROM，地址范围为0000H至FFFFH是。8052AH/8752BH磁碟片段内的RAM位址空间为256位元组，位址范围为00H至FFH，8051/8031磁碟片段内的RAM位址空间为128位元组，位址范围为00H至7FH；出站RAM地址空间，地址范围为0000H到FFFFH。35，2。片内部ROM，8051内部有4KBROM，地址范围为0000H0FFFH，外部ROM可以是外部ROM，但片内部和外部的总和不能超过64KB。36，3。外部RAM，8051的内部RAM容量为128个存储单元，可用于存储操作数、操作结果和实时数据。如果片内的RAM容量太小，无法满足控制需要，则可以使用外部RAM作为外部RAM。外部外部RAM的最大容量不能超过64KB，地址范围为0000H至FFFFH。读写命令有四个MOVXA，Ri:A(Ri)MOVXA， DPTRA(DPTR)MOVXRi，A；(Ri)AMOVXDPTR，A；A(DPTR)的前两个用于将片上外部RAM中的数据读取到累加器a，另外两个用于将累加器a中的数据写入片上外部RAM。37，4。片上RAM，8031/8051片上RAM总共有128个存储单元，00H7FH的地址范围为128B，每个RAM单元占8个RAM单元，可根据不同的功能划分为3个子区域，如工作寄存器区域、位寻址区域和便笺区域8052AH/8752BHR0至r7可以指向由PSW的RS1RS0状态确定的四个组之一。如下表所示，39，(2)具有冗馀功能的16个RAM单元的位寻址区域(20H到2FH)。它们可以逐字节访问，就像普通RAM单元一样，也可以单独访问每个RAM单元中的一个。这是位地址。如果将20H-2FH用作位寻址，则分配的特定地址00H-7FH(每个都称为位地址)总计为16*8=128位。图：40，41，要将2FH单元中的最高位(位地址7FH)设置为1，请执行以下定位命令SETB7FH使用。7FH1其中：SETB是位置位命令的操作码。位地址的另一种表示是字节地址和位数的组合。例如，比特地址00H为20H.0，比特地址1AH为23H.2，42，(3)音符区域(30H至7FH)，音符区域具有80个RAM单位，该RAM单位可用于存储用户数据或用作堆栈区域。MCS-51按字节访问节点区域中的每个RAM单元。43，5。特殊功能寄存器SFR(80H-FFH)，特殊功能寄存器是具有特殊用途的寄存器集合。8051的SFR有21个RAM单元，每个SFR有一个RAM单元。实际地址表：44，*表示位可寻址，45，46，21个SFR中，用户可以通过直接寻址命令逐字节访问，也可以为具有*的11字节寄存器的每个位指定位地址。在基于字节的寻址准则中，可以通过两种方式表示直接地址。一种是使用物理地址，例如累加器的E0H、b寄存器的F0H等。另一个是寄存器标签，如ACC、b寄存器b、程序状态单词寄存器PSW等。常用的后者、47，1.3I/O端口、串行和并行分区、串行I/O端口一次只能传输1位二进制信息，而并行I/O端口一次只能传输一组二进制信息。48，相同点：输入频带缓冲区，输出频带锁定不同点：P0端口可以输出低8位地址代码和外部内存中的读写数据。P1端口通常用作通用I/O端口，用于传输CPU的数据。P2端口可以输出外部内存的高8位地址代码。P3嘴除了可以成为常规I/O外，还具有第二个功能，第二个功能如下表所示。49、P3端口的第二个功能如下表所示，50，2。串行I/O端口；8051具有全双工可编程串行I/O端口。此串行I/O端口可以在程序控制下将CPU上的8位并行数据作为串行数据从传输电缆TXD传输到位，或将RXD线路上串行接收的数据作为8位并行数据传输到CPU，此串行传输和串行接收可以单独进行，也可以同时进行。8051串行发送和接收具有P3端口的第二个功能，51，1.4计时器/计数器8051内部有两个16位可编程计时器/计数器：T0，T1T0装配有两个8位寄存器TH0和TL0。其中TH0是高8位，TLO是低8位。与T0一样，T1也由TH1和TL1装配。其中TH1是高8位，TL1是低8位。TH0、TL0、TH1和TL1是可通过命令访问数据的SFR之一。52，1.5中断系统，53，3MCS-51单芯片工作原理，MCS-51单芯片工作原理：执行重置程序节电模式EPROM编程和检查方法，54，3.1重置方法，中央处理器CPU和其他功能部件处于确定的初始状态，必须重置单芯片微型计算机才能在此状态下工作。MCS-51上的RST针脚是重置信号的输入端。重置信号在持续时间大于24时钟周期的较高级别有效。例如：如果MCS-51单芯片时钟频率为12MHZ，则复位脉冲宽度至少为2s，55，在单芯片复位后，该片的每个寄存器状态为56，3.2程序执行方式，程序执行方