实验四译码显示电路VIP

中山大学学院：数据科学与计算机学院实验题目：译码显示电路一、实验目的1. 掌握中规模集成译码器的逻辑功能和使用方法2. 熟悉数码管的使用二、实验仪器及器件74LS48, 74LS194 , 74LS73，74LS00，74LS197, 74LS138, 以及各种门电路三、实验原理1. 数码显示译码器BCD码七段译码驱动器-74LS48，用来驱动共阴极 LED数码管。2. 扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码3. 四节拍发生器扫描显示要求数码管按先后顺序显示。这就要求如图所示的选通信号。通常该类型的信号称为节拍信号。 图中 74LS194 为移位寄存器。它具有左移、右移，Cr反 S1 S0 工作状态0 X X 置零1 0 0 保持1 0 1 右移1 1 0 左移1 1 1 并行送数并行送数、保持及清除等五项功能。其引脚图如图（六）所示。其中Cr为清除端，CP为时钟输入端，S0、S1为状态控制端，DSR为右移数据串行输入端，DSL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，QA、QB、QC、QD为数据输出端。节拍发生器工作开始时，必须首先进行清零。当 Cr 负脉冲过后 QA、QB、QC、QD全为零。JK触发器Q =1，因而 S1=S0=1，实现并行送数。当第一个脉冲的上升沿到达后，置入 0111，CP下降沿到达后Q =0，即 S1=0，S0=1，实现右移功能。在 CP 作用下输出依次为 1011，1101，1110，第四个 CP下降沿到达后又使 Q=1，实现第二个循环。四、实验内容1.使用 74LS194,74LS73，74LS48，基础逻辑门和两个四联装的共阴极数码管，实现本人学号的显示。(本人学号为 15352316)解题思路：通过 74LS194作为四节拍顺序脉冲发生器，输出分别连入两块 4位数码管的位选端，做到控制数码管从第 1位到第 4位扫描的同时在第 5位到第 8位扫描。确定了显示位置后，要产生与节拍发生器具有相同变换速度的两个显示内容，分别作为前 4位学号和后 4位学号的段选段输入，则两个 74LS194需要连接到同一个信号发生器(CLOCK)，或者是只用一个 74LS194来实现。而 74LS48的输入端 DCBA对应到共阴极数码管的每个十进制数相对应的二 进制，且 D为最高位。故，可联立 74LS194的四个输出 Q0,Q1,Q2,Q3和 D，C，B，A，可得到相应的真值表及其表达式，然后通过相应的逻辑门连接起来。真值表数字 Q0 Q1 Q2 Q3 D C B A第一个四联装的共阴极数码管15350 1 1 1 0 0 0 11 0 1 1 0 1 0 11 1 0 1 0 0 1 11 1 1 0 0 1 0 1第二个四联装的共阴极数码管20 1 1 1 0 0 1 01 0 1 1 0 0 1 11 1 0 1 0 0 0 11 1 1 0 0 1 1 0316实验电路：注意事项：1）在设计显示内容时，要注意不同器件的触发电平可能不同。2）注意对于 74LS48的输入端来说，D,C,B,A的中的 D 对应的是四位二进制数的最高位，此处很容易出错。3）对于 74LS48来说，其对应的共阴极数码管的 6和 9与 有差别，很容易出错。实验效果图：（15352316） 2使用 74LS197，74LS138，74LS48，基础逻辑门和一个八联装的共阴极数码管，实现本人学号的显示。解题思路：通过 74LS197产生 BCD码计数，将 74LS197产生的 Q1,Q2,Q3分别接到 74LS138的输入端 C,B,A，则可以产生的 8个输出如图所示故可以利用这些输出来控制八联装共阴极数码管的显示。又可以利用这些输出进行组合逻辑，得到 74LS48的输入端 D,C,B,A的相应输入。真值表：数字 Q3 Q2 Q1 D C B A153523160 0 0 0 0 0 10 0 1 0 1 0 10 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 01 0 1 0 0 1 11 1 0 0 0 0 11 1 1 0 1 1 0实验电路图：实验效果图：（15352316） 注意事项：1) 注意将 74LS197 产生的 Q1,Q2,Q3 分别接到 74LS138 的输入端 A,B,C，其中，C在 74LS138是最高位，应该接 Q3.2) 注意 74LS138 的 8 个输出与八联装共阴极数码管的显示控制端的接法，即 1，2，3，4，5，6，7，8对应 74LS138的m0，m1，m2，m3，m4，m5，m6，m73) 在使用逻辑门与非门的时候，注意与门与与非门之间的差距，不要在细节的地方出错3使用其它设计方法，实现本人学号的显示。解题思路：综合上面两种实现方法，可利用门电路的逻辑组合和 74LS138一起来实现。真值表及其表达式：数字 Q3 Q2 Q1 D C B A153523160 0 0 0 0 0 10 0 1 0 1 0 10 1 0 0 0 1 10 1 1 0 1 0 11 0 0 0 0 1 01 0 1 0 0 1 11 1 0 0 0 0 11 1 1 0 1 1 0具体的实现电路图如下： 实验效果图如下：4使用 2*74LS197串联，产生两位十进制 00-59的计数，计数脉冲为 1HZ;设计电路，在两联装的共阴极数码管，显示出 00-59的秒钟计数。解题思路：要产生两位十进制的计数，则通过 74LS194作为二节拍顺序脉冲发生器，即我们只需要 Q0. Q1 的输出，组成 01-10 的循环即可，则有节拍发生器的组成原理及其功能构成可得：K的信号由 Q1的反构成。又 01对应数码管的 1位控制端的显示，10对应数码管的 2 位控制端的显示，故，Q0 接 1，Q1接 2。又对应数码管的 1 位控制端的显示，74LS48 中的输入端有一种输入信号，对应数码管的 2位控制端的显示，74LS48中的输入端又有一种输入信号，故在计数的过程中，会出现两套不同的信号输入，则此时，我们可以联想到前面用过的数据选择器74LS153，如果将 A1、A0作为两个输入变量，同时令 D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和 1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。又有 ABCD四个信号输入端，则需要两个 74LS153，每个 74LS153可有两个选择输出。 又节拍发生器控制数码管的显示，74LS48控制数码管的显示内容，显示内容有 74LS153的输出决定，故 74LS153的选择功能由节拍发生器决定，则 74LS153的 A,B端分别接节拍发生器的 Q1,Q0可得当 01 对应数码管的 1 位控制端的显示时，74LS197 的输出 Q0，Q1，Q2，Q3 与74LS48的输入 ABCD之间的真值表如图：当 01 对应数码管的 1 位控制端的显示时，74LS197的输出 Q0，Q1，Q2，Q3与 74LS48的输入 ABCD之间的真值表如图：Q13 Q12 Q11 Q10 D C B A0000000000110011000 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 1Q23 Q22 Q21 Q20 D C B A0000000011000011110000110011000 0 0 0 01 0 0 0 10 0 0 1 01 0 0 1 10 0 1 0 01 0 1 0 10 0 1 1 01 0 1 1 10 1 0 0 01 1 0 0 1观察上面两个表格，可知, 74LS197的输出 Q0，Q1，Q2，Q3与 74LS48的输入 A，B，C，D是相互对应的，则有：如图所示的电路图：因为，74LS153 中 A,B 对应的值只有 01 和 10两种，故只需要在 1x1 和 1x2 中做选择，且 AB中，B是高位，则 1x1对应的 BA为 01,1x2对应的 BA为 10，故1x1接第 2级 74LS197对应的输出，1x2接第 1级 74LS197对应的输出。至于两个 74LS197的级联，要注意，应该是第一级的 Q3作为第二级的输入信号，而且，计数的范围是 00-59，故第一级对应的 10进制数字范围位 0-9，第一级对 应的 10进制数字范围位 0-5，则需要利用 74LS197中 MR的内存重置的功能，可得两个 74LS197的级联的电路图如下：实验效果图如下：注意事项：1）注意节拍发生器中 J的输入信号的接法，即，其是 2个节拍。2）注意 74LS197的级联，即应该是第一级的 Q3作为第二级的输入信号，而且，计数的范围是 00-59，故第一级对应的 10 进制数字范围位 0-9，第一级对应的 10进制数字范围位 0-5，则需要利用 74LS197中 MR的内存重置的功能3）注意 74LS153中的输入控制信号 A.B,其中 B对应的是高位，则，AB对应的的数据选择输出功能如下：B A Y0 0 x00 1 x11 0 x21 1 x3 五、实验总结1.分析实验中出现的问题。1）对于要做的实验没有思路，主要是因为没有熟练的掌握各元器件的构造原理及其功能2）总是在一些接线的地方出一些小错误，主要是因为自己可能在接线路的时候不细心，或者是自己的接线方法不正确，应该先规整好内容和思路再来接线3）总是弄混输入信号与元器件接口的对应关系，主要还是因为没有很好的掌握元器件内部的构造及其原理。4）没能给很好地掌握前面学过的知识点，不能熟练的应用前面学过的只是来解决问题。2. 总结组合逻辑电路分析与