数字电子技术基础-第5章 课后习题答案

第5章习题解答51由与非门组成的基本RS触发器的之间为什么要有约束当违反约束条件DS,R时，输出端Q、会出现什么情况试举例说明。解由与非门组成的基本RS触发器的和之间的约束条件是不允许和DDR同时为0。当违反约束条件即当0时，、端将同时为1，作为基本存储单DSDQ元来说，这既不是0状态，又不是1状态，没有意义。52试列出或非门组成的基本RS触发器的真值表，它的输入端RD和SD之间是否也要有约束为什么解真值表如右表所示、RD、SD之同也要有约束条件，即不允许RDSD1，否则、端会同时出现低电平。Q53画出图533由与非门组成的基本RS触发器输出端Q、的电压波形，输入端的电压波形如图中所示。DSR、图533解见下图54画出图534由或非门组成的基本RS触发器输出端Q、的电压波形，输入端SD、RD的电压波形如图中所示。图534解见下图55图535所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤，的电压波形如图中所示。试画出Q、端对应的电压波形。DRS、图535解见下图56在图536电路中、若CP、S、R的电压波形如图中所示，试画出Q、端与之对应的电压波形。假定触发器的初始状态为Q0。图536解见下图57在图537A所示的主从RS触发器中，CP、R、S的波形如图537B所示，试画出相应的QM、Q和的波形图。图537解主从RS触发器的工作过程是在CPL期间主触发器接收输入信号，但输出端并不改变状态，只有当CP下降沿到来时从触发器甚才翻转，称为下降沿触发。根据主从RS触发器状态转换图可画出波形图如下图所示。58在图538A所示的主从JK触发器中，CP、J、K的波形如图538B所示，试画出相应的QM、Q和的波形图。图538解主从JK触发翻的工作过程是上升沿接收，下降沿翻转。根据状态转换图可画出波形图如下图所示。59TTL主从触发器的输入端J、K、及CP的波形图如图539所示，试画DRS出输出端Q的波形图。图539解根据输入信号画主从JK触发器的输出端波形时，需考虑如下三点第一，在CP信号下降沿到来时状态更新；第二，在CP上升沿及CP1期间，J、K信号如有变化，应考虑一次变化问题；第三，和为直接复位端、置位端。只要有低电平作用，可以直DRS接将触发器复位或置位，不受CP信号到来与否的限制。输出端Q波形图如下图所示。510边沿触发型JK触发器及其输入端信号CP、J、K的波形如图540所示，设触发器的初始状态为0，试画出Q、的波形图图540解见下图511维持阻塞D触发器及其CP、D输入端的波形图如图541所示，设触发器的初始状态为0，试画出Q和的波形图。图541解见下图512已知CMOS边沿触发结构JK触发器各输入端的电压波形如图542所示。试画出Q、端对应的电压波形。图542解见下图0513设图543中各触发器的初始状态皆为Q0，试画出在CP信号连续作用下各触发器输出端的电压波形。图543解见下图514图544A所示各触发器均为边沿触发器，其CP及A、B、C的波形图如图544B所所示，试写出各触发器次态QN1的逻辑表达式，设各触发器的初态均为0，要求画出Q端的工作时序图。图544解见下图515图545A中FF1、FF2是CMOS边沿触发器，FF3、FF4是TTL边沿触发器。CP及其A、B、C输入端的波形用如图545B所示。设各触发器的初态均为0。试画出各触发器输出端Q的波形图。图545解见下图516在图546A所示的T触发器电路中，已知CP和输入端T的波形如图546B所示，设初始状态为0，试画Q和的波形图。图546解见下图517如图547A所示电路，设初始状态，CP、A端的输入波形如图5021NQ47B所示，试画出Q1和Q2的波形图。图547解见下图F1CP1A，JK1F2CP2CP，K11NJQ518如图548A所示电路，设初始状态，其输入端D、RD及CP的波121NQ形图如图548B所示，试分别画出的波形图。21NQ、图548NR22解见下图F1F2，K11NJQ519如图549A所示电路。其输入端CP和A的波形图如图549B所示，设触发器的初始状态，试画出电路输出端F1，F2的波形图。021NQ图549解见下图520在图550A所示电路中，CP和J的波形图如图550B所示，设触发器的初始状态为0，试画出Q和R的波形图。ND21NQA21N122NF