数字电子技术基础-第4章 课后习题答案

第4章组合逻辑电路41写出图41所示各电路输出的逻辑函数表达式，列出真值表，分析其逻辑功能。F1ABF2A0F3FABDA1A2A3F0B0A0B1A1C0S0C1S1ABCF1F2F3C图41题41图解（1）图A）1）逻辑函数表达式，10AF2132AF32）真值表如表41所示表41题41A）真值表A3A2A1A0F3F2F1F0000000000001000100100011001100100100011001010111011001010111010010001100100111011010111110111110110010101101101111101001111110003）功能将8421码转换称为格雷码。（2）图B）1）逻辑函数表达式，0BAC011CBA0BAS01BAS2）真值表如表42所示表42题41B）真值表A1A0B1B0S1S0C1C0000000000001010000101000001111000100010001011001011011000111001110001000100111001010001010110110110011001101001111100110111110113）逻辑功能两位二进制加法器，为向高位的进位。01SABC（3）图C）1）逻辑函数表达式BAF2）真值表如表43所示表43题41C）真值表ABF0010101001113）逻辑功能实现同或运算。（4）图D）1）逻辑函数表达式,BACF12CABF32）真值表如表44所示表44题41D）真值表ABCF3F2F10001000010000101110111111000001010011100001111113）逻辑功能42设计下列代码转换电路。（1）将8421码转为5421码，用与非门实现。（2）将5421码转为余3码，用4线16线译码器74LS154和必要的门电路实现，74LS154逻辑符号如图435所示。解（1）将8421码转为5421码。1）首先列出真值表，如表45所示。输入8421码为ABCD，输出5421码为F3F2F1F0。表45题42（1）真值表十进制数ABCDF3F2F1F0000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100其它任意项任意项2）通过真值表得到逻辑表达式，3FABCDABCDABC2FDABC，。10利用无关项卡诺图化简，可得，F3ACB2ACBF1BAF03）逻辑电路图如图42所示。ABCDF0F1F2F3图42题42（1）逻辑电路图（2）将5421码转为余3码1）首先列出真值表，如表46所示。输入5421码为ABCD，输出余三码为Y3Y2Y1Y0。表46题422）真值表ABCDY3Y2Y1Y0000000011100010100200100101300110110401000111510001000610011001710101010810111011911001100任意项任意项2）通过真值表得到逻辑表达式，9,87653MY9,4322MY，由于4线16线译码器8,74301MY,42,00Y74LS154的输出，因此F115F，356789234903478Y02468YF3）逻辑电路图如图43所示。0A17415LS1S020F12346738F9012341500ABCD3Y21Y0图43题42（2）逻辑电路图43对图421A）所示的3线8线译码器74LS138进行扩展以实现5线32线译码器。解将四片74LS138译码器级联，输入低三位地址线A2A1A0分别和74LS138的输入端A2A1A0相连。ST1接高电平，ST3接低电平，ST2由高位地址线A4A3译码控制，如表47所示。表47地址扩展译码表A4A342ST32S2ST12ST001110011101101011110111其中，,。逻辑电路图如图44342AST342342AST342所示。0A11ST7438L220F560A1ST7438L220F560A1ST74382L20F560A1ST7438L220F561111214A3W781W234W31图44题43逻辑电路图44采用图421A）所示的3线8线译码器74LS138和必要的门电路实现下面多输出逻辑函数。1FABC2解首先将需要实现的逻辑函数化为最小项之和的形式，有113471347,47FMMF。20606对于3线8线译码器74LS138，输出，。17M对照上式，可以得到逻辑电路图，如图45所示。0A11ST7438L2320F1245F67BAC100F1F2图45题44逻辑电路图45使用图445所示的8选1数据选择器74LS151实现函数1,5679,23,4FM要求（1）用一片74LS151实现。（2）用两片74LS151通过扩展实现。解（1）利用一片74LS151实现，首先将需要实现的逻辑函数化成最小项之和的形式，有1,5679,123,4FMABCDABCDABCABCDABC74LS151输入和输出对应关系为21021021021032104567Y将输入逻辑变量分别和74LS151的相连，则逻辑函数可转换成ABC210A120210210210210FDDAD对照上述两式，有。024573610；逻辑电路图如图46所示。0A17415LSEN2D2367YBCA0D011F1图46题45（1）逻辑电路图（2）利用两片74LS151实现，首先将两片74LS151扩展成16选1数据选择器，即将输入A、B、C，D分别和74LS151的使能和地址输入端，相连。对于需要实现的逻辑函数，有210E。1,041321976511508430DDD电路如图47所示。0A17451LSEN2D2367YBCAD010A1745LSEN2D2367Y11001101111000F图47题45（2）逻辑电路图46设计一个组合电路，其功能为在控制信号作用下，输入信号A、B进10S行表48所示的逻辑运算。表48题46功能表1S0SF00AB011011要求（1）列出真值表，写出逻辑式，用MULTISIM2001软件中“逻辑转换器”的与非门实现。（2）用图445所示的8选1数据选择器74LS151实现，用MULTISIM2001软件中“逻辑转换器”验证。解（1）真值表如表49所示。表49题46真值表1S0SABF00000000100010000111010000101101101011111000010011101011011011000110101110111111可以得到逻辑表达式1010101010101010FSABSABSABSAB经过化简后，有0101010101电路逻辑图如图48所示。图48题46（1）逻辑电路图（2）将分别接8选1的地址，则输入端分别为AS,01012,A，逻辑电路如图49所示。1453706DBD。0A17415LSEN2D2367YS0AS10D010Y1图49题46（2）逻辑电路图MULTISIM2001仿真验证如图410所示。得到的最简函数式和图48所示相同。图410题46（2）仿真验证图47用图411所示的4位全加器74LS283和必要的逻辑门电路，设计代码转换电路，要求（1）将8421码转换成为余3码；（2）将余3码转换成为8421码。0A174283LS30B13CI013CO图4114位全加器（74LS283）解（1）8421码加3即可获得余3码，因此将输入8421码ABCD分别接加法器的A3A2A1A0，加法器的B3B2B1B00011，CI0。电路如图412A）所示。（2）余3码减3可获得8421码，相当于加3的补码，即1101。因此输入余3码ABCD分别接加法器的A3A2A1A0，加法器的B3B2B1B01101，CI0。电路如图412B）所示。0174283LS3A0B13CI013CO21101020174283LS3A0B13CI013CO2001102A）B）图412题47逻辑电路图48用图411所示的4位全加器74LS283和必要的门电路设计一个4位加减电路。要求当控制端M1时为4为加法运算，M0时为4位减法运算。解假设四位被加数为ABCD，加数为EFGH，输入ABCD分别接加法器的A3A2A1A0，则加法器的B3B2B1B0如下当M1时，；3,0EFGHCI当M0时，。2101因此有，逻辑电路图如图MIBMB,3413所示。0A174283LS30B123CI013CODC0S123SEFGHM图413题48逻辑电路图49设计一个表决电路。当控制端M0，输入端ABC一致同意时，输出F为1，否则F为0；当M1时，输入端ABC多数同意时，输出F为1，否则为0。要求（1）用图445所示8选1数据选择其74LS151实现。（2）用图421所示的3线8线译码器74LS138通过扩展实现。（3）用MULITSIM2001软件验证上述设计，并要求用“逻辑转换器”的与非门实现该电路。解（1）首先列出真值表，如表410所示。表410题49真值表MABCF00000000100010000110010000101001100011111000010010101001011111000110111110111111可以得到逻辑表达式135677FABCMABCMABCMM将分别接8选1的地址，则输入端分别为AB。210。35671240DD逻辑电路图如图414所示。0A17415LSEN2D2367YBCA0M001Y00图414题49（1）逻辑电路图（2）首先将3线8线译码器扩展成4线16线译码器，则需要实现的逻辑函数可以转换MF从上式可以得到逻辑电路图，如图415所示。0A11ST7438L（）232012F4567BACM00F0A11ST74382L（）30F1456F7BAC10图415题49（2）逻辑电路图（3）MULITSIM2001仿真逻辑电路图如图416所示。图416MULITSIM2001仿真逻辑电路图410设计一个电路，用3个开关控制1个灯。即任何一个开关都可以控制灯的开、关。要求（1）列出真值表，写出逻辑式，并采用MULITSIM2001“逻辑转换器”的与非门实现；（2）在MULITSIM2001中，用一片8选1数据选择器设计，加入电源、开关、指示灯进行验证。解设三个开关分别为A，B，C，开关闭合定义为逻辑1，开关断开定义为逻辑0，灯为输出F，灯亮为1，灯灭为0。根据题意，可以列出真值表，如表411所示。表411题410真值表ABCF00000011010101101001101011001111可以得到逻辑表达式FABCABC逻辑电路图如图416所示。图416题4101）逻辑电路图2）采用8选1数据选择器，逻辑表达式可以转换为1247FABCABCM逻辑电路图如图417所示。0A17415LSEN2D2367YBCA001F000111图417题4102）逻辑电路图MULITSIM2001仿真验证如图418所示。图418题410仿真电路图411设计一个显示译码电路，通过图419所示的共阴极七段数码管显示4为输入信号ABCD中“1”的个数。要求（1）用图435所示的4线16线译码器74LS154和必要的门电路实现，要求输出采用十进制表示。（2）用MULTISIM2001验证（接数码管、输出用十进制显示）。图419七段数码管解（1）根据题意列出真值表，如表412所示。表412题411真值表ABCDABCDEFG00001111110000101100000010011000000111101101010001100000101110110101101101101011111110011000011000010011101101101011011011011111100111001101101110111110011110111100111110110011可以得到逻辑表达式，124815AMMB3569102CMM，D0E015F。1248G将输入ABCD分别接4线16线译码器74LS154的地址端A3A2A1A0，有，124815AFB3569102CF，。D03569102E15FF01248GF逻辑电路图如图420所示。0A17415LS1S020F1236738F9012341500ABCDACDEFG图420题411逻辑电路图2）MULTISIM2001仿真图如图421所示。图421题411仿真电路图412设计一个数据范围指示电路，输入为4位二进制数，输出端用XABCD3个发光二极管，区分如下3种情况，灯亮0X1F，灯亮592，灯亮13（1）用图435所示的4线16线译码器74LS154设计。（2）用图422所示的4位数值比较器74LS85设计。0A1ABI7485LS2ABFABABF30123图4224位数值比较器74LS85解（1）设输出灯亮为1，灯灭为0，真值表如表413所示。表413题412真值表ABCDF1F2F30000100000110000101000011100010010001010100110010011101010000101001010101000110110011100001110100111100011111001可以得到逻辑函数式101234FMM256789310123145逻辑电路图如图423所示。图423题412逻辑电路图0A17415LS1S020F123467F389012314F500ABCD1F23F（2）用两片数据选择器，输入ABCD分别和两个比较器的A3A2A1A0相连，第一片比较器的B3B2B1B00101，第二片的B3B2B1B01001，第一片输出即BF，第二片输出即，。两片的级联端。1FAF213FABAII。逻辑电路如图424所示。01AABI74852LS。ABFABF3013DCBA010100101AABI7485LS。2ABFABF30123DCBA010101012F3图424题412逻辑电路图413设计一个两位二进制乘法电路，输出。要求321010（1）用图435所示的4线16线译码器74LS154和必要的其它器件实现，并且输出采用二进制表示。（2）用MULTISIM2001验证（通过数码管采用十进制验证）。解（1）根据题意得到真值表，如表414所示。表414题413真值表A1A0B1B0F3F2F1F000000000000100000010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001可以得到逻辑函数式，310FAB0210101FABAB11010010100将分别和74LS154的相连，有10AB32A，315FM21014M6791314FM57135逻辑电路如图425所示。0A17415LS1S020F1236738F90123415001F23F0B图425题413逻辑电路图（2）MULTISIM2001仿真图如图426所示。426题413仿真逻辑电路图414试用两片4位数值比较器74LS85和必要的逻辑门实现A、B、C共3个4位二进制数（、）相比较的电路，能够判A、B、C是30A30B30C否相等如不等，A是否最大或最小用MULTISIM2001验证，输出用电平指示灯显示。解将A分别和B、C进行比较，如果两片输出均为1，则三个输入ABI数据相等；如果两片输出均为1，则A最大；如果两片输出均为1，则AIABIA最小。逻辑电路如图427所示。仿真验证如图428所示。01ABI74852LS。ABFABF301301001ABI7485LS。2ABFABF301230102C2A最小3数相等A最大图427题414逻辑电路图428题414仿真逻辑电路图415某年级毕业统考，要求总分达到9分可以毕业，其中课程A及格5分，不及格0分；课程B及格4分，不及格0分；课程C及格3分，不及格0分；课程D及格2分，不及格0分；设计一个判断能否毕业的电路，用一片图411所示的双4选1数据选择器和必要的门电路实现。解输入ABCD为四门课程，及格为1，不及格为0；输出F为能否毕业，能够毕业为1，不能毕业为0。真值表如表415所示。表415题415真值表ABCDF000000001000100001100100001010011000111110