数字电子技术- 下a卷

华南理工大学20062007（下）期末考试数字电子技术实验试卷（A卷）参考答案注意事项1考前请将密封线内填写清楚；2所有答案请直接答在试卷上；3考试形式闭卷；4本试卷共三大题，满分100分，考试时间120分钟。题号一二三四总分得分评卷人一、判断题请在你认为陈述正确的题目前圆括号内打“”认为错误的打“”（每题1分，共10分）1（）CMOS电路比TTL电路功耗大。2（）DSO25216逻辑分析仪功能可以准确测量正弦波的电压参数。3（）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。4（）多谐振荡器无需外加触发脉冲就能产生周期性脉冲信号。5（）虚拟仪器DSO25216是示波器、逻辑分析仪、频率计和失真度测试仪四合一仪器。6（）数字示波器TDS2002垂直灵敏度的粗调和细调的选项在触发菜单下。7（）10进制计数器既可实现计数也可用于分频。8（）同步计数器的计数速度比异步计数器快。9（）单稳态触发器的输出脉冲宽度与电路恢复周期之和大于触发信号周期，其输出恒为高电平。10（）数码管有共阳和共阴两种，选用要根据译码器的类型而定。二、选择题下列各题目中，每题有A、B、C、D四个被选答案，其中只有一个答案是最佳的，请把最佳答案前的代号填入该题后的圆括号内（每题2分，共10分）1在何种输入的条件下，“与非”运算的结果是逻辑0（D）输入都是0；（B）任一输入为0；（C）仅一输入为0；（D）全部输入是1。2TTL和CMOS集成芯片最大的工作电压范围是_伏。（A）（A）4555和318；（B）35和418；（C）4555和536；（D）3555和312。3数字信号的逻辑0的电位值是（B）（A）0伏；（B）由具体电路而定，但应该小于噪声容限的最小值；（C）04伏（D）03伏4某系统的工作波形如下，要求用两通道示波器观察和测量时，测得波形正确，应该选择哪路信号作为同步信号效果较好（C）（A）A路；（B）B路；（C）C路；（D）D路。姓名学号学院专业座位号密封线内不答题密封线线5在下列逻辑电路中，不是组合逻辑电路的有（D）。（A）译码器；（B）编码器；（C）全加器；（D）寄存器。三、解答下列问题（共20分）1用TDS2002数字示波器测量一路波形，被测信号由CH2输入，若按AUTOSET键未能使被测信号稳定显示，该如何进行调节（6分）答调节方法如下（1）打开触发菜单，触发信号源选择CH2；（3分）（2）调节触发电平和扫描速度，使其达到合适值。（3分）2TTL门能否实现线与逻辑为什么普通结构CMOS门、OC门中哪种可以实现线与逻辑（7分）答（1）不能。因为普通结构的TTL逻辑门的输出端都不允许并联使用，因为由推拉式输出结构可以知道，如果并联使用的逻辑门不同时为高或低电平时，低电平的门输出阻抗很小，几乎对地短路，输出高电平的门的输出电流就会很大，可能导致门电路损坏。（4分）（2）普通结构CMOS门、OC门中OC可以实现线与逻辑。（3分）3同步计数器与异步计数器有何区别（7分）答（1）同步计数器内部的触发器拥有同一个时钟信号，在时钟的作用下各触发器同时翻转；异步计数器内部的触发器没有共同的时钟信号；（3分）（2）相同条件下同步计数器比异步计数器工作速度高；（2分）（3）同步计数器比异步计数器不容易出现冒险现象。（2分）四、实验设计（60分）1、设计题目用JK触发器设计一个6进制同步计数器，输出3位2进制数Q3Q2Q1按以下规律变化000010100101110011设计一个频率为250HZ的脉冲源作为计数器的时钟信号。2、要求（1）根据题目要求写出详细的设计过程；（2）设计的电路最简单，即使用的器件最少；（3）用实验的方法验证你所设计的电路的正确性，即第一，用示波器测量脉冲源输出信号的实际频率；第二，用脉冲源输出作为计数器输入，用逻辑分析仪观察并把脉冲源输出端和计数器三个输出端的波形描绘在试卷上，同时举手由监考老师确认方能拆除实验电路，否则操作分得0分；3、提示（1）设计计数器时，可以利用无关项使电路的化简简单化，使用器件少，如Q2、Q3的状态转换卡诺图4、可选器件及仪器包括双JK触发器74LS73两片、四2输入与非门74LS00两片；四2输入与非门CD4011一片、四2输入或非门74LS02一片、四2输入或门74LS32一片、异或门74LS86一片、集成计数器74LS161一片、555时基电路一片；100K、10K、1K电位器各一个；12K、33K、68K电阻各一个；01UF、0047UF、001UF电容各一片；1KHZ方波信号源一个，5V直流稳压电源，万用表，TDS2002数字示波器，虚拟仪器DSO2516A等。5、评分标准（1）计数器驱动方程的完整理论推导（25分）（2）脉冲信号源的设计（5分）（3）画出实验电路原理图（计数器、脉冲信号源各5分）（10分）（4）成功完成实验操作并且结果（波形）正确（15分，如果是仿真只得10分）（5）描绘波形和波形分析（5分）6部分集成电路芯片的管脚排列图解计数器的设计（1）Q3、Q2、Q1的状态转换卡诺图为（10分）Q1的状态转换卡诺图为（5分）1321321321NNNNNNQQAAJK触发器的特征方程为1JK由上面两式解得，132N姓名学号学院专业座位号密封线内不答题密封线线Q2的状态转换卡诺图为（5分）1231212312312NNNNNNNQQAAA解得23131,NNJKAQ3的状态转换卡诺图为（5分）13323NNNQA解得1,JK（2）根据JK触发的驱动方程可以画得计数器的原理图如下（5分）脉冲信号源的设计根据要求脉冲信号源可以用555集成芯片来实现用其它电路芯片省略，