直接应用数字合成技术产生的全数字化的实用信号源设计

实用信号源设计摘要信号源是基础的通用仪器之一，被广泛应用于航空航天设备的电子测试、通信技术、医学成像、测量和科研等各个领域中。信号源是现代电子设备特别是测试设备的必备部分，其产生各种基准信号给被测设备，用来分析和研究被测设备的性能状况。进入二十一世纪以来，世界上各个国家的通信、电工技术都在飞速发展，竞争也日益激烈。作为电子技术最根本的硬件基础，信号源也需要不断地改进,以满足现今人们对它的需要，数字化、软件化是它的发展趋势。在现代应用电子学的各个领域，常常需要高精度且频率可方便调节的信号发生器。频率越多、产生波形种类越多的发生器越受到用户的亲睐，但这种发生器对器件成本和技术要求也大大提高，因此在满足工作要求的前提下，性价比高的发生器是我们的首选。根据不同系统对于信号的不同需求，人们总希望信号源输出的波形信号幅值、频率可调，且频率准确、稳定，甚至在一些情况下还要求信号源能够输出具有确定相位关系的波形信号，因此传统的模拟信号源已远远不能满足现代应用的要求。而直接应用数字合成技术产生的全数字化的信号源，为解决上述问题提供了可行方案。（2）系统的总体方案设计，详细设计、实现了哪些重要的功能。（3）设计过程中对什么问题进行了研究，提出了什么新的思路或者方法（4）系统设计或者研究达到了什么目标或结果。关键词信号源，FPGA，数字信号频率合成技术（DDS），LCDTHEDESIGNOFPRACTICALSIGNALSOURCEABSTRACTASONEOFTHEINSTRUMENTBEINGAPPLIEDORUSEDUNIVERSALLYOFBASIS,THESIGNALSOURCEISWIDELYUSEDINAEROSPACEELECTRONICTESTEQUIPMENT,MEASUREMENTANDSCIENTIFICRESEARCHINVARIOUSFIELDSSIGNALSOURCEISMODERNELECTRONICEQUIPMENT,ESPECIALLYPARTICULARLYESSENTIALPARTOFTHETESTEQUIPMENTITISPRODUCEDBENCHMARKSSIGNALTOTHETESTEDEQUIPMENT,TOANALYZEANDSTUDYTHEPERFORMANCEOFTHETESTEDEQUIPMENTSTATUSSINCEENTERINGTHE21CENTURY,EVERYCOUNTRYSCOMMUNICATION,THELECTRICTECHNOLOGYALLAREDEVELOPINGATFULLSPEEDINTHEWORLDANDTHECOMPETITIONISALSOGRADUALLYFIERCEASTHEBASICESTHARDWAREOFELECTRONTECHNOLOGYBASIS,THESIGNALSOURCEALSONEEDIMPROVESINCEASINGLY,TOBESATISFIEDWITHPEOPLESNEEDINTHENOWADAYS,DIGITAL,THESOFTWAREISTHEDEVELOPMENTTRENDITINEACHFIELDS,WHERETHEMODERNELECTRONICSAPPLY,THEHIGHACCURACYANDFREQUENCYBUTCONVENIENTMEASUREDGENERATORISOFTENNEEDEDTHEMOREINCREASINGFREQUENCIESANDCREATINGMOREWAVES,THEGENERATORISMOREGLANCEDINCREASINGLYBYCONSUMERSRELATIVEBUTTHISGENERATORIMPROVESGREATLYCOMPONENTCOSTANDSPECIFICATION,THATNATUREPRICEISCOMPAREDTOTHEHIGHGENERATORISTHATOURHEADELECTSUNDERTHEPREMISEDEMANDINGTHEREFOREINSATISFYINGAJOBACCORDINGTODIFFERENTSYSTEMSFORTHEDIFFERENTNEEDSOFSIGNAL,PEOPLEHOPESIGNALOUTPUTSIGNALSAMPLITUDE,FREQUENCYTUNABLE,FREQUENCYACCURACYANDSTABILITY,EVENINSOMECASESALSOREQUESTSIGNALSOURCEOUTPUTPHASEISTODETERMINETHERELATIONSHIPBETWEENMULTICHANNELSIGNALS,SOTHETRADITIONALANALOGSIGNALSOURCEHASBEENFARFROMMEETINGTHEREQUIREMENTSOFMODERNAPPLICATIONSDIRECTDIGITALSYNTHESISANDAPPLICATIONOFTHETECHNOLOGYOFTHEALLDIGITALSIGNALSOURCE,INORDERTOSOLVETHEABOVEPROBLEMSPROVIDEAVIABLEPROGRAMMEKEYWORDSSIGNALSOURCEFPGADDSLCD目录前言1第1章绪论211设计背景212信号源发展状况413本论文主要设计的内容4第2章系统的方案论证与分析521显示模块设计方案的论证与分析5211方案一采用多位LED数码管显示521212864LCD显示622波形产生模块设计方案的论证与分析7221用频率合成技术产生信号8222应用集成函数发生器ICL8038产生方波、三角波和正弦波8223数字直接合成DDS方法产生信号9224用单片机产生信号波形10225用数字比例乘法器CD4527产生振荡信号11第3章直接数字合成DDS技术介绍1331DDS的发展状况1332DDS的基本结构及工作原理14321频率预置与调节电路15322累加器15223控制相位的加法器16224控制波形的加法器16225波形存储器16226D/A转换器16227低通滤波器17第4章12864LCD介绍1841HD61202及其兼容控制驱动器的特点1842HD61202及其兼容控制驱动器的引脚功能1943接口时序20431写操作时序20432读操作时序2144显示说明21441显示控制流程2245指令说明24第5章系统软件设计与实现2651参数计算2652总控制模块的设计及实现2653频率字产生模块的设计及实现2754分频模块的设计及实现2855波形生成模块2956波形选择模块3057幅度调节模块3158显示模块3259系统总体实现32结论33参考文献34致谢36附录37前言信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。在现代电子技术的研究及应用领域中，常常需要高精度且频率可调的信号源。随着通信技术的发展，频道的分布日趋密集，高精度、高稳定度的通信频率就显得更加重要。为了得到一种电路简单、性能稳定、易于控制的信号发生器，本文主要利用PPGA逻辑控制实现简单、对大量数据做简单处理速度快等优势以及软件应用灵活的特点，在FPGA开发工具QUARTUSII上完成了信号发生器的设计、综合及仿真，并最终在ALTERA公司CYCLONE系列的FPGA开发板上验证设计并实现了基于FPGA的直接数字频率合成信号发生器。达到的技术要求如下1信号频率范围为1HZ200KHZ。2频率可预置。3频率实现步进调节，调整步距为1HZ。4输出的信号的峰峰值以01V为步距，从01V30V的范围内实现步进调节。简述本课题在国内外的发展概况及存在的问题；说明本课题的指导思想；阐述本课题应解决的主要问题和采用的研究方法第1章绪论11设计背景信号发生器是最重要的测量仪器之一，随着测试对象的多样化和数字技术的进步，信号发生器获得了广泛的应用和快速的发展。正弦信号发生器作为电子技术领域中最基本的电子仪器，广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。它能满足测试系统的多种要求，成为了系统综合测试中不可缺少的组成部分。信号发生的主要实现方法根据实现思路可以分为模拟式和数字式，根据实现方法可以分为直接法、锁相法、直接数字法和混合法四种。直接法是优点是速度快，相位噪声底，但结构复杂、杂散多。锁相法所采用的锁相频率合成技术在近年发展较快，应用也较广泛，但其频率转换速度不快，电路控制复杂，这使得该技术的应用受到了一定的限制。直接数字法是采用直接数字合成DDS的方法实现信号产生。该技术具有频率转换速度快、频率分辨率高、易于控制的突出特点。在信号发生的几种技术当中，直接数字合成技术出现得最晚，但近年来发展得最快。随着大规模集成技术和数模混合信号集成技术的发展，单片集成的DDS芯片纷纷出现，在应用领域内大有后来居上的势头。混合法则是指采用以上方法中的两种及两种以上的方法实现信号发生。随着现代信息事业的发展，测试对象不断丰富，现代通信系统和电子系统对测试系统提出了越来越高的要求，进而对信号发生器也提出了更高的要求。我们将当前业内对信号发生部件的要求大致归纳为以下四点1高频谱纯度、宽频带。随着技术的发展，被测试对象性能指标的提高必然要求测试系统性能相应提高。2快速和多点频率捷变。为适应电子战的需要，新一代雷达要求能实现多点频率捷变，捷变时间应达到US量级，电子对抗要求0LUS量级。通信则要求频率点非常多。相应测试系统中的信号发生部件也应能实现这些指标。3系列化、模块化。电子系统门类繁多，体制各异，其测试系统及测试系统信号发生部件的也应多样化。这将借助于信号发生部件的系列化来实现。同时，为方便测试系统的组建，模块化也是信号发生部件必须具备的特点。4小型化和工程化。随着科学技术的不断发展，测试科学与技术学科发生了很大的变化。20世纪90年代以来，在仪器中引入计算更为复杂的人工智能实现智能化测量己经成为一个重要的发展趋势。仪器仪表学科的发展趋势正是在测试系统的各个环节更多、更好地利用数字信号处理技术，使仪器能够在测量过程中取代或部分取代测试人员进行复杂而精确的操作，以获得传统方法难以获得的测量结果。由于数字信号在信号的处理，存贮及传输等方面到都具有独特的优点，因此现代电子测量系统大都采用数字信号处理方法对测试的各环节优化，对信号进行计算和处理，实现测试系统性能的提高。数字信号引入测量系统从根本上提高了测量技术水平，开始了测量技术的新发展。同样，测试激励信号的产生中也大量使用了数字技术，改善了激励信号的性能，提高了测试水平。在信号发生中使用数字处理技术，基本思路是基于离散数字序列重建连续模拟信号，基本理论是耐奎斯特采样定理数字处理技术则主要集中于离散数字序列的产生环节。离散数字序列的产生通常可以归纳为两种方法，一种是基于波形的方法，即对采样、仿真产生的原始数据进行内插、抽取等操作产生需要的离散数字序列另一种方法为基于特征的方法，即根据信号特征如频率成分、各分量幅值及相对相位等产生离散数字序列。数字处理技术是这两种方法中的核心技术。由于数字处理技术的引入，数字化信号发生硬件基本上缩减为计算机、D/A变换器和低通滤波器及模拟通道。计算机进行数字处理，得出离散数字序列，由D/A变换器变换为模拟信号最后由低通滤波器滤波，经模拟通道产生出所要求的连续模拟信号。12信号源发展状况随着电子信息技术的发展，对其性能的要求也越来越高，如要求频率稳定性高、转换速度快，具有调幅、调频、调相等功能。信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使用。信号源作为一种通用电子测试仪器是我军进行高科技战争不可缺少的一种测试仪器。因此，从理论到工程对信号的发生进行深入研究，不论是从教学科研角度，还是从部队技术保障服务角度出发都有着积极的意义。随着科学技术的发展和测量技术的进步，对信号源的要求越来越高，普通的信号发生器已无法满足目前日益发展的数字技术领域科研和教学的需要。DDS技术是一种新兴的频率合成技术，他具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻等优点。根据DDS的特点将其应用于信号源中可以大大提高信号源的分辨率，而且可以有效的降低成本、缩小体积。波形发生器是电子系统的心脏，随着科学技术的发展，对信号源的要求越来越高，提高信号源性能已经成为国内和国外工程师的主要方向。DDS是一种全新的频率合成技术，DDS的出现给信号源的研究开创了一个新的纪元，现在这种频率合成已在电子领域得到越来越多的应用。13本论文主要设计的内容本课题研究的是基于FPGA的实用信号源设计方案及具体实现，以及采用LCD显示。按照SOPC的开发流程，采用VHDL语言对FPGA进行编程来实现信号源的功能。详细介绍了信号源的发展，数字波形的基本原理和波形发生器的设计过程。用VHDL语言编写了波形发生器的代码，进行了时序仿真，各模块都在逻辑综合工具QUARTUS下进行了综合，完全符合设计要求，并编程下载到EP2C8Q208C8，经D/A转换器将波形数据转换成模拟数据，再通过低通滤波器输出。并且可以通过控制实验开发板上的四个按键,能在示波器上观察到频率可调、幅度可调和波形可选的正弦波、三角波、方波，频率范围是1HZ200KHZ。第2章系统的方案论证与分析根据设计任务及实现功能的分析，整个系统可以表示为如图21所示的原理框图显示模块分频模块幅度调节模块波形选择模块波形产生模块频率字产生模块总控制模块图21系统的原理框图21显示模块设计方案的论证与分析211方案一采用多位LED数码管显示A数码管动态显示有多位LED数码管显示时，为了简化电路，降低成本，将所有位的段选线并联在一起，由FPGA的一个位的I/O口控制，而每一位LED数码管的公共阴极或者公共阳极分别由FPGA的其它的I/O口线控制。对于位的LED数码管显示，可用采用程序控制的方法，通过不断的移位发送选种要显示的数码管。可见在整个显示模块中至少要9根I/O口线。因为是动态显示，所以需要定时刷新LED数码管。为了稳定的显示，在多位LED数码管显示时需要有很高的数据刷新频率，否则会导致显示效果会有些闪烁。B数码管静态显示在多位LED数码管显示时，为了能够显示效果较好，简化电路，把每一位LED数码管的公共阴极或公共阳极通过串行限流电阻后接地或者接，而每位LED数码管的段选线（A、B、C、D、E、F、H）与一片74LS164的4位并行输出口相连接。因为FPGA是并行工作的，故此时FPGA同时发送36个数据用于锁定9个显示的数码管。这样不用通过不断地刷新来改变显示数据，也没有延时，数码管也不会因为频率低而闪烁，只有FPGA发送的数据改变时数码管才相应发生静态地改变，21212864LCD显示A12864LCD串口方式显示当PSB脚接低电位时，模块将进入串行模式。从一个完整的串行传输流程来看，一开始先传输启始字节，它需先接收到五个连续的1（同步位字符串），在启始字节，此时传输计数将被重置并且串行传输将被同步，再跟随的两个位字符串分别指定传输方向位（RW）及寄存器选择位（RS），最后第八的位则为0。在接收到同步位及RW和RS资料的启始字节后，每一个八位的指令将被分为两个字节接收到较高4位（DB7DB4）的指令资料将会被放在第一个字节的LSB部分，而较低4位（DB3DB0）的指令资料则会被放在第二个字节的LSB部分，至于相关的另四位则都为0。串口传输信号时如图22所示图22LCD串口传输信号图B12864LCD并口方式显示当PSB脚（OCMJ4X16A/B）无串行接口，无此引脚）接高电位时，模块将进入并列模式，在并列模式下可由指令DLFLAG来选择8位或4位接口，主控制系统将配合RS,RW,E,DB0DB7来达成传输动作。从一个完整的流程来看，当下设定地址指令后CGRAM,DDRAM若要读取数据时需先DUMMYREAD一次，才会读取到正确数据第二次读取时则不需DUMMYREAD除非又下设定地址指令才需再次DUMMYREAD。在4位传输模式中，每一个八位的指令或数据都将被分为两个字节动作较高4位（DB7DB4）的资料将会被放在第一个字节的（DB7DB4）部分，而较低4位（DB3DB0）的资料则会被放在第二个字节的（DB7DB4）部分，至于相关的另四位则在4位传输模式中DB3DB0接口未使用。并口传输信号时如图23所示图23LCD并口传输信号图鉴于并口传输方式可以大大地减少系统对时钟的考虑，并且可以提高系统的效率以及减少沿时误差，故我们采用并口传输方式。22波形产生模块设计方案的论证与分析可以产生周期性信号的方法有很多，例如利用专用集成函数发生器IC8038产生方波、三角波、正弦波，用频率合成方法产生可变频率信号，利用数字直接合成DDS的方法得到可变频率信号，利用单片机产生信号波形，利用数字比例乘法器CD4527产生可变频率信号的。下面将根据各电路的性能、电路特点、复杂程度等因素对各种电路进行系统的论证。221用频率合成技术产生信号频率合成技术就是利用锁相环电路产生振荡。锁相环电路由参考振荡源、鉴相器PD、环路滤波LF、压控振荡源VCO和分频系数为N的反馈回路所组成。电路的原理框图如图24所示鉴相器PD环路滤波器LF压控振荡器VCO参考振荡源FRN反馈分频电路F0图24锁相环电路原理框图在相位锁定的情况下，参考频率F与振荡输出信号F的N次分频信号的频RO率相同，即FNF。因此输出信号的频率与反馈回路的分频系数N成正比，OR改变N的值即可以调整输出信号的频率，F的值等于输出信号频率调整的步距。R为了使锁相环电路在足够大的频率范围内都能够保持稳定的工作效率，电路的关键是必须有性能优良的压控振荡器。如果压控振荡器只能输出一种信号波形，则需要用分频和角度/幅度变换的方法产生所需要的波形数据。222应用集成函数发生器ICL8038产生方波、三角波和正弦波由于ICL8038有压控输入端，有外接振荡电容的引脚和可以调节方波占空比的输入端，而且可以输出方波、三角波和正弦波，因此用集成函数发生器ICL8038也可以产生所需要的输出信号，应用锁相技术可以得到稳定的工作频率。由ICL8038集成函数发生器作主振电路的原理框图如25所示图25由ICL8038作主振电路的信号源原理框图223数字直接合成DDS方法产生信号数字直接合成技术是改变信号频率的一个十分有效的方法。利用DDS技术占空比调节D/A差分电路32768HZ分频器M鉴相器PD环路滤波LFICL8038模拟开关MUXN分频器频率预置波形选择FO产生信号波形的原理框图如图26所示图26数字直接合成DDS方法产生信号的原理框图在这个电路中，有加法器、寄存器、角度/幅度变换电路和D/A变换电路。加法器和寄存器构成一个累加器，它作为角度/幅度变换器的地址产生器。若累加器的位数为N，此变换器共有2个字。当输出信号为正弦波时，其一周2被分N为2个等份，每一等份对应的角度为。角度/幅度变换器中存放的2个NN2N数据是从0360、与以递增的角度对应的正弦幅度离散值。累加器每累加OO一次的时间是寄存器的时钟周期T，每次累加递增的数值是I，称为频率字。S当频率字I1时，在时钟CP的作用下，累加器每次以1递增，ROM中2个字的N每一个字均被取到，因此输出信号的周期是T2T，输出信号频率NSF，这是DDS输出的最低频率值F。随着I的增加，累加的步距增大，SNT21FMIN取表ROM中的点以I间隔变化，一周内取样点数减少为。由于时钟CP周期不IN2变，因此输出信号周期为T，信号频率为FI。因此，通过改变SNTI2T1NSF频率字I的值，DDS技术能够十分方便的调整输出信号的频率。224用单片机产生信号波形单片机内部有功能很强的算术逻辑单元ALU，并且具有许多接口，因此具有使用灵活、适用性强的优点。用单片机可以产生任何波形的数字信号，可以实行系统的有效控制，可以方便地接上各种显示电路。但是，由于单片机运算速度不很高，运算的精度不能达到数字直接合成的需要，不可能实时地用单片机实现DDS技术，因此必须在单片机的外围用RAM存储单片机计算得到的输出信号FS频率预制与调节电路加法器寄存器REG角度/幅度/MD/AFO的数据，然后周期地读取RAM中的数据，经过D/A变换，就可以得到所需要的输出信号。改变输出信号的频率的方法有三种第一种方法是在一定的时钟频率下，增减一周波形的样元数。与DDS相似，一周的样元越多，输出信号的频率越低；第二种方法是切换RAM地址计数器的工作频率，工作频率越高，在相同样元的情况下，输出的频率也越高。但是由于计数器时钟频率变化步距较大，会损失掉一些数据，而得不到一些频率值；第三种方法可以用吞脉冲技术改变每秒的脉冲个数。这种方法可以实现频率的调整，但是在吞掉了若干个主振脉冲后，必然会在这些被吞脉冲的位置留下空缺，使脉冲之间的间隔变得不均匀，从而产生信号的相位抖动，影响信号的稳定度。所以用单片机进行数据计算和控制产生信号的波形不是一种理想的方案。但如果用集成锁相环或者用DDS方法产生主振信号，用单片机作系统的控制电路，这样的结构还是十分有效的。225用数字比例乘法器CD4527产生振荡信号当一个比例乘法器置入某个数值后，每输入10个时钟脉冲，数字比例乘法器就输出等于所置入数值的脉冲数，但是脉冲的相对位置与原输入的脉冲位置相同，减少的脉冲都被比例乘法器吞掉了。把CD4527级联起来，就可以产生任何频率的时钟的时钟信号，经分频、角度/幅度变换和D/A变换就可以得到所需的输出信号。这个电路的频率调节和显示十分方便，但是由于在输入数据为3，4，6，7，8，9时，每10个时钟脉冲被吞掉7，6，4，3，2，1个埋脉冲，这将引起脉冲之间的间隔不均匀，特别是多级比例乘法器置入像6666这样的数据以后，将使输出信号的相位产生严重跳动，影响输出信号的稳定，所以输出信号的稳定，所以这个方案也不是一个理想的方案。226小节综上所述，以上每个电路都可以得到所需要的输出信号，但是电路的性能和复杂程度各不相同。用集成锁相环74HC4046产生信号波形的电路可以有稳定的频率，稳定的边沿，具有易预置、易调节的优点，控制和调节电路都是数字电路，工作稳定可靠。但是此电路关键是锁相环的锁相特性，环路滤波器既要保证良好的滤波特性又要保证能够使锁相环有很快的捕捉时间。电路复杂程度中等。带锁相环的集成函数发生器ICL8038产生信号波形电路的结构相对复杂，由于有较多的模拟电路，调试比较麻烦，设计的工作量大。但是它能产生各种波形，不必作其他的变换，外加的锁相环电路保证了信号的频率稳定度。应用数字直接合成DDS的方法产生信号波形的电路可以保证输出信号的频率稳定性，可以方便的调节、预置频率、波形变换方便，频率和波形的切换响应快，无过度过程，电路结构简单，工作稳定可靠。用单片机产生信号波形的电路能够简化部分电路结构，但是必须配有一定数量的辅助电路，频率的步进调节困难，难以实现本设计所提出的全部技术要求。应用数字比例乘法器CD4527产生信号波形电路结构简单，工作稳定可靠，很容易调试，成本很低，但是频率的稳定度达10以上，在工作5频率与3，4，6，7，8，9有关时输出信号的相位会出现明显的跳动。从电路的性能、电路特点、复杂程度、成本等因素对各种电路进行系统的考虑，我们选择数字直接合成DDS电路作为本设计中波形产生模块的实施方案。再确定采用数字直接合成DDS技术实现核心部分以后，从节约成本和电路结构简单化等考虑，整个系统我们采用基于FPGA的方案来设计，其他的模块通过VHDL语言编程、下载也可以实现，总体的各个模块都可以集成到一块FPGA中去，节约了成本和硬件设备。第3章直接数字合成DDS技术介绍目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片（其中应用较为广泛的是AD公司的AD985X系列），为电路设计者提供了多种选择。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定是我们所需要的。这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解决方法。利用FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性和灵活性。31DDS的发展状况频率合成技术是电子系统中非常关键的技术。在通信、雷达、导航和电子战方面中，需要在一个很宽的频率范围内以快捷的速度。提供大量高精度、商稳定度的频率信号。虽然锁相环频率合成技术发展非常快，应用也很广泛，但其频率转换速度不快，分辨率低，电路和微机控制复杂。直接数字频率合成器DDSDIRECTDIGITALFREQUENCYSYNTHESIZER的基本结构由JTIEMEV在1971年首次提出。近年来随着VLSI技术的进步，这种结构独特的频率合成技术得到了充分的发展,但是由于DDS数字化实现的固有特点，其输出频谱杂散比较大，因此80年代末90年代初，掀起了对DDS频谱研究的热潮。直接数字频率合成器的基本优点是在微处理器的控制下,能够准确而快捷地调节输出信号的频率、相位和幅度。此外，DDS具有频率和相位分辨率高、频率切换速度快、易于智能控制等突出特点。这些特点使新出现的DDS及其与锁相环技术组合技术已经成为频率合成技术的理想的解决方案之一。从此，近10多年来AD和QUALCOMM等几家公司根据这些改进技术推出了一系列性能优良的DDS专用集成电路。其工作频率可达IGHZI频率分辨率可到MHZ，排除DAC的限制，杂散指标已可达70DBC以下。其应用领域也不再限于频率合成，己有专门用于产生LFM信号的,如DDS器件。随着集成电路工艺的不断改善，这些产品的功能也愈来愈强大。现在不仅在一个芯片上能够集成DDS所需要的全部功能，例如频率和相位累加器、相位幅度变换电路和数模转换器DAC等，而且也具备了一些有用的调制能力，例如相移键控PSK和正交幅度调制QAM等。不同的DDS有不同的用途，所以没有绝对优秀的产品。32DDS的基本结构及工作原理DDS是一种混合信号处理器件其数字部分由数字振荡器NCO构成；它包括相位累加器、相位幅度变换电路大多数用正弦查找表ROM和控制逻辑电路，其模拟部分包括数模转换器和低通滤波器。DDS原理框图如图31所示图31DDS的原理框图DDS的工作原理实际上是以参考源频率系统时钟对相位进行等可控间隔的采样。参考频率源一般是一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。相位累加器是实现DDS的核心，它在每一个时钟上升沿与频率控制字累加一次。当累加器计数大于时相位累加器相当于做一次模余运算。正弦CF2L查询表在每个时钟周期内，根据送给ROM的地址相位累加器的M个MSB相位值取出ROM中已存储与该地址相对应的波形幅值，最后将该值送给DAC和LPF实现量化幅值到一个纯净的波形信号间的转换。图31中，K为频率控制字，P为相位控制字，W为波形控制字，F为参考时钟C频率，N为相位累加器的字长，D为ROM的数据及D/A转换器的字长。相位累加器在时钟F的控制下以步长K作累加，输出的N为二进制码与相位控制字P、波形控制C字W相加后作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出D位的幅度码SN经过D/A转换器变成阶梯波ST，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形ROM中存放的幅度码，因此用DDS可以合成产生任意波形。相位控制字P波形控制字W累加器加法器频率控制字K加法器N位D/ALPFROMSNSTN位参考信号FCFO这里我们用DDS实现正弦波的合成作为说明介绍。321频率预置与调节电路K被称为频率控制字，也叫相位增量。DDS方程为FFK/2，F为输出频0CN0率，F是时钟频率。当K1时，DDS输出最低频率也即频率分辨率为F/2，而CCDDS的最大输出频率由NYQUIST采样定理决定，即F/2，也就是说K的最大值为2CN1。在实际情况中,F受到LPF的限制，一般为F40F。因此，只要N足够0MAX0C大，DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字K即可。322累加器累加器框图如32所示图32累加器框图相位累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲F，加法C器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器累加满量时就回产生一次溢出，完成一个周期性的动作。223控制相位的加法器通过改变相位控制字P可以控制输出信号的相位参数。令相位加法器的字长为N，当相位控制字由0跃变为PP0时，波形存储器的输入为相位累加器的输出与相位控制字P之和，因而其输出的幅度编码相位会增加P/2，从而使最后输出N的信号产生相移。寄存器FC相位量化序列频率控制字224控制波形的加法器通过改变波形控制字W可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的，所以当波形控制字改变时，波形存储器的输入为改变相位后的地址与波形控制字W波形地址之和，从而使最后输出的信号产生相移。225波形存储器用相位累加输出的数据作为波形存储器的取样地址，进行波形的相位幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。N位的寻址ROM相当于把0360的正弦信号离散成具有2个样值的序列，若波形ROM有D位数据位，则2OON个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同有输出相应相位的正弦信号的幅值。相位幅值变换原理图如图33所示图33相位幅值变换原理图226D/A转换器D/A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序列SN经D/A转换后变成了包络为正弦波的阶梯波ST需要注意的是，频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的正弦波ST台阶数就越多，输出的波形的精度也就越高。D/A转换示例图如图34所示。TSINTROM波形存储器相位量化序列地址波形幅度量化序列数据图34D/A转换示例图227低通滤波器对D/A输出的阶梯波ST进行频谱分析，可知ST中除主频F外，还存在分0布在F、2F两边F处的非谐波分量，幅值包络为辛格函数。因此，为了取C0出主频F，必须在D/A转换器的输出端接入截止频率为F/2的低通滤波器。经过0C低通滤波器后的示例图如图35所示。图35低通滤波后的示例图第4章12864LCD介绍LCD液晶显示器是LIQUIDCRYSTALDISPLAY的简称，由于其有显示信息多、体积小、重量轻、功耗低、寿命长、价格低、接口控制方便等优点，正在测量及控制领域被广泛地推广和应用。液晶显示器按其功能可分为笔段式和点矩阵式两种。后者又分成字符点阵式和图形点阵式，图形点阵式液晶显示器不仅可显示数字、字符等内容，还能显示汉字和任意图形。LCD的构造是在两片平行的玻璃当中放置液态的晶体，两片玻璃中间有许多垂直和水平的细小电线，透过通电与否来控制杆状水晶分子改变方向，将光线折射出来产生画面。其特点有低压微功耗。平板型结构。被动显示型无眩光，不刺激人眼，不会引起眼睛疲劳。TSINT显示信息量大因为像素可以做得很小。易于彩色化在色谱上可以非常准确的复现。无电磁辐射对人体安全，利于信息保密。长寿命这种器件几乎没有什么劣化问题，因此寿命极长，但是液晶背光寿命有限，不过背光部分可以更换。目前用于图形液晶模块地控制器很多，本设计采用的是北京精电蓬远显示技术有限公司生产制造12864A型LCD，其内藏HD61202及其兼容控制驱动器图形液晶显示模块，其是一种带有列驱动输出的液晶显示控制器它可与行驱动器HD61203配合使用组成液晶显示驱动控制系统。41HD61202及其兼容控制驱动器的特点内藏64644096位显示RAM，RAM中每位数据对应LCD屏上一个点的亮、暗状态；HD61202及其兼容控制驱动器是列驱动器具有64路列驱动输出；HD61202及其兼容控制驱动器读写操作时序与68系列微处理器相符因此它可直接与68系列微处理器接口相联；HD61202及其兼容控制驱动器的占空比为1/321/64。42HD61202及其兼容控制驱动器的引脚功能HD61202及其兼容控制驱动器管脚图和功能原理图如图41所示图41HD61202及其兼容控制驱动器管脚图和功能原理图HD61202及其兼容控制驱动器的引脚功能如表1所示管脚号管脚方向说明1VSS逻辑电源地2VDD逻辑电源5V3V0ILCD调整电压，应用时接10K电位器可调端4RSI数据/指令选择高电平数据D0D7将送入显示RAM；低电平数据D0D7将送入指令寄存器执行5R/WI读/写选择高电平读数据低电平写数据表1接口说明表43接口时序HD61202的控制时序如图42、图43所示。其中图42为液晶写操作时序，图43为液晶读操作时序。R/W与RS信号为电平有效，E信号为下降沿有效。431写操作时序6EI读写使能高电平有效下降沿锁定数据7DB0I/O数据输入输出引脚8DB1I/O数据输入输出引脚9DB2I/O数据输入输出引脚10DB3I/O数据输入输出引脚11DB4I/O数据输入输出引脚12DB5I/O数据输入输出引脚13DB6I/O数据输入输出引脚14DB7I/O数据输入输出引脚15CS1I片选择信号，高电平是选择左半屏16CS2I片选择信号，高电平是选择右半屏17/RETI复位信号，低电平有效18VEEOLCD驱动，负电压输出，对地接10K电位器19LEDA背光电源，LED5V20LEDK背光电源，LED0V图42写操作时序图432读操作时序图43读操作时序44显示说明由表2DDRAM地址表可知液晶分为64行与128列，其中以8行为一页，及为8页128列，1列1页包含有1字节的数据，占显示RAM一个地址的数据，如图35所示，字节的低位占第N181行，高位占第N188行其中N为页数。CS1CS2Y016263016263行号X0DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB707X7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB7DB0DB75663表2DDRAM地址表441显示控制流程根据R/W和RS信号不同赋值具有四种不同的功能，如表3所示。HD61202有四类指令显示开/关、列地址设置、页设置、显示开始行。显示开/关控制了液晶是否显示，此指令不影响内部显示RAM中的数据；列地址设置确认了写入数据的地址；页设置确认了写入数据的页地址；显示开始行设置了屏幕上首行显示的显示RAM。RSR/W功能L指令LH状态读取忙检验L写数据HH读数据表3R/W与RS控制命令表显示控制流程如图44所示写入数据注每次写入数据后列地址会自动加1，页地址不能自动加1列地址是否超过63设置下一个页地址和列首地址上电初始化RSTBS置1显示开关开设置显示起始行设置页地址和列首地址图44显示控制流程45指令说明1、显示开关设置CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLHHHHHH/L功能设置屏幕显示开/关。DB0H，开显示；DB0L关显示。不影响RAMDDRAM中的内容。2、设置显示起址行CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0LLHH行地址063功能执行该命令后，所设置的行将显示在屏幕的第一行。显示起址行是由Z地址计数器控制的，该命令自动将A0A5位地址送入Z地址计数器，起始地址是可以是063范围内任意一行。Z地址计数器具有循环计数功能，用于显示行扫描同步，当扫描一行后自动加一。3、设置页地址CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0LLHLHHH页地址07功能执行本指令后，下面的读写操作将在指定页内，直到重新设置。页地址就是DDRAM的行地址，页地址存储在X地址计数器中，A2A0可表示8页，读写数据对页地址没有影响，除本指令可改变页地址外，复位信号RST可把页地址计数器内容清零。4、设置列地址CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0LLLH列地址063功能DDRAM的列地址存储在Y地址计数器中，读写数据对列地址有影响，在对DDRAM进行读写操作后Y地址自动加一。5、状态检测CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0HLBFLON/OFFRSTLLLL功能读忙信号标志位BF、复位标志位RST以及显示状态位ON/OFF。BFH内部正在执行操作；BFL空闲状态。RSTH正处于复位初始化状态；RSTL正常状态。ON/OFFH表示显示关闭；ON/OFFL表示显示开。6、写显示数据CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0LHD7D6D5D4D3D2D1D0功能写数据到DDRAM，DDRAM是存储图形显示数据的，写指令执行后Y地址计数器自动加1。D7D0位数据为1表示显示，数据为0表示不显示。写数据到DDRAM前，要先执行“设置页地址”及“设置列地址”命令。7、读显示数据CODER/WRSDB7DB6DB5DB4DB3DB2DB1DB0HHD7D6D5D4D3D2D1D0功能从DDRAM读数据，读指令执行后Y地址计数器自动加1。从DDRAM读数据前要先执行“设置页地址”及“设置列地址”命令。注设置列地址后，首次读DDRAM中的数据时，须连续读操作两次，第二次才是正确的数据。读内部状态则不须要此操作。第5章系统软件设计与实现由第2章系统的总体介绍可以知道，本设计采用的是基于FPGA的设计，各个模块可以通过硬件描述语言VHDL或VERILOGHDL来编程，编译通过后下载到FPGA上实现设计的性能要求。我们选择的是VHDL语言来描述。51参数计算由设计的性能指标可以得到频率控制字N18，后面输出的波形数据要通过十位的高速D/A，所以，累加器的位数应该为28位。通过牺牲精度达到最高频率的缘故，累加器的位数设为25位，这样系统的时钟计算出来为F232MHZ，此时也满足调频步距为1HZ的要求。32MHZ的时钟可以用C25QUARTUSII的宏功能调用FPGA的锁相环PLLIP核实现，输入50HZ的时钟。十位输入的D/A需要21024个单元存储波形数据，累加器输出的高十位10作为波形ROM的地址输入，因此其时钟也应该和累加器的时钟一样为32MHZ。LCD的时钟设为800KHZ左右，因为LCD是经过不段的刷屏来显示改变的数据，时钟过快会导致显示的内容很不明显而给使用者带来不必要的麻烦。通过实验的经验，我们选择800KHZ左右的时钟作为LCD的时钟，即可以使显示的数据清晰，而且可以与产生的波形参数保持一致，不会带来太大的延时。52总控制模块的设计及实现根据设计需求，实现调波、调频和调幅的功能，需要三种不同的控制字，都算做矢量位的话至少应该为182525个控制字来作为整个系统的输入，这个在显示中是不可能实现的。从节约硬件空间方面来考虑，我们可以用几个总的控制模块来实现。首先，需要的是一个总功能控制模块，它要实现的是可以分步控制调波、调频和调幅三种功能。当需要控制调节某一个功能时，我们可以通过总功能控制模块向控制这个功能的模块发出一个1或0的使能信号，该模块通过判断决定是否能调节，如果能调节则通过外部的调节按键来调节。当然总模块发1还是0表示可以使该模块工作，这可以在两模块中达成一种协议。在本设计中，总功能控制模块为FUNCT，其输入输出端口如图51示PINLVINSTCLKPIN_LVADDSUBDPINLV170FUNCTINSTCONTROLPINLVBOXINGFUDU图51总功能控制模块该模块通过输入端CONTROL的调节，某一端输出一个1而其他两端输出为0来选择与之对应的功能，相当于控制了其他模块的使能端。仿真实现波形如图52示图52总控制模块FUNCT功能仿真图53频率字产生模块的设计及实现由参数计算知道频率控制字需要18位的数据，本模块依照这个参数设计，其输入输出端口如图53示图53频率字产生模块ADD为频率字增加，SUB为频率字减小，D为频率字高位控制。在PIN_LV1时，该模块工作。该模块在时钟CLK的控制下，通过ADD/SUB和D键调节输出的18位频率字。仿真波形如图54示图54频率字产生模块功能仿真图54分频模块的设计及实现由参数计算知道系统内部需要32MHZ、800KHZ和4HZ的时钟，一个输入时钟为50MHZ。所以需要经过分频才能够得到所需要的时钟。首先由50MHZ分频到32MHZ是非整数倍分频，通过QUARTUSII的宏命令生成锁相环，调用芯片自带的IP核得到。为减少输入输出端口，生成的模块如图55示PLLINSTINCLK0C0图55锁相环模块仿真波形如图56示图56锁相环仿真图由图中可以清楚地看到在锁相成功之后，每输入25个脉冲就会输出16个脉冲。同比扩大之后就是输入50MHZ的时钟会输出32MHZ的时钟。800KHZ和4HZ的时钟是在32MHZ时钟的基础上分频出来的。20分频后可以得到800KHZ的时钟，2次分频后可以得到4HZ的时钟。设计的框图如图57示CLKINCLKOUTCLK2INSTCLKINCLKOUTCLK10INST1CLK32MCLK4HZCLK4INST2VCCCLK32MINPUTCLK800KOUTPUTCLK4HZOUTPUT图57800KHZ、4HZ分频框图仿真波形如图58示图58800KHZ、4HZ分频仿真图由于32MHZ分频到4HZ的分频系数太大，在上图中不能看出来，读者可以自己验证。55波形生成模块由第2章系统论证可以知道，采用DDS技术产生波形。DDS设计思想是由加法器、寄存器和波形ROM构成的，如图59示。时钟是32MHZ，由于设计要求产生三种波形正弦波、方波和三角波，故需要三个波形ROM，输出的数据由波形调节模块选择。图59DDS结构框图在设计中，本模块的框图如附录一中图所示仿真波