基于dds技术的高速高精度宽带频率合成器

基于DDS技术的高速高精度宽带频率合成器（24GHZ）一前言在现代电子战（EW）中雷达面临着综合性电子对抗、反辐射导弹、低空和超低空突防以及目标隐身技术等威胁，这就要求雷达具有反地物、抗积极和消极干扰、反隐身以及保护自身的能力。而雷达的这些能力与雷达信号形式和带宽有着密切的关系。就宽带雷达信号而言，随着现代技术的不断发展，对信号形式和带宽的要求也越来越高。但是总的趋势就是要求具有高速度、高精度和宽频段。在上世纪中期对于传统的模拟电路而言这几乎是很难实现的，因为三者之间存在无法克服的矛盾。但是到上世纪末本世纪初，随着数字电路的发展，直接数字频率合成技术（DIRECTDIGITALSYNTHESIS）应运而生，为实现这一目标带来希望。由于DDS技术采用全数字技术，使它具有极高的频率分辨率、输出频率相对带宽较宽。频率转换时间极短。任意波形输出能力和可以程控等优点。DDS输出信号的三个参量（频率、相位和幅度）都是由数据控制字来决定的，即通过改变相位累加器输入端的频率控制字来实现频率控制、改变相位累计器输出端的相位来实现相位控制、改变RAM输出的幅度来实现幅度控制。从而合成各种调幅、调频和调相波形，以满足过去模拟技术无法实现的需求。二该技术现状21DDS目前工艺上世纪末由于受到集成电路工艺和微电子技术发展的限制，DDS输出最大只能为50MHZ，所以并没有得到大范围的应用。而本世纪由于技术的成熟和新材料的使用，使得DDS技术也更加成熟。目前国内市场上可以获得DDS芯片的时钟速率可以达到1GHZ，但是据资料显示，采用GAAS（砷化镓）的DDS部件其时钟速率可以达到4GHZ。现在有多家公司致力于DDS芯片的研发，其中包括ADI公司，INTESIL公司、FAIRCHILD等公司。22目前国内外应用现状目前DDS技术以其独特的优点正在世界范围内正越来越多的被应用于军事领域。目前美军已在许多系统中用其代替传统的VCO，产生高精度、高稳定度的频率源。目前国内市场上可以得到的数据显示DDS的时钟速率可以达到1GHZ，但是据资料显示，采用GAAS（砷化镓）的DDS部件其时钟速率可以达到4GHZ。目前国内已有多家研究所和院校在此领域从事研究，但目前已经应用于整机的还未见报道。为了适应现代电子战发展的要求，同时提高我国防的电子战的能力，特提出基于DDS的高速高精度宽频带频率合成器（24GHZ）方案。DDS相位噪声相位噪声作为频率合成器的一项重要技术指标，其性能好坏直接影响了电子系统的性能。用这种信号不论做发射激励信号，还是接收机本振信号以及各种频率基准时，这些相位噪声将在解调过程中都会和信号一样出现在解调终端，引起基带信噪比下降，影响电子系统目标的分辨能力，即改善因子。接收机本振的相位噪声，当遇到强干扰信号时，会产生“倒混频”使接收机有效噪声系数增加。所以随着电子技术的发展，对频率合成器的相位噪声要求就越来越高，因此研究低相位噪声、高可靠性频率合成器成为系统发展的重要方向。1相位噪声概述相位噪声，就是指在系统内各种噪声作用下所表现的相位随机起伏，相位的随机起伏必然引起频率随机起伏，这种起伏速度较快，所以又称之为短期频率稳定度。理想情况下，合成器的输出信号在频域中为一根单一的谱线，而实际上任何信号的频谱都不可能绝对纯净，总会受到噪声的调制产生调制边带。由于相位噪声的存在，使波形发生畸变。在频域中其输出信号的谱线就不再是一条单根的谱线，而是以调制边带的形式连续地分布在载波的两边，在主谱两边出现了一些附加的频谱，从而导致频谱的扩展，相位噪声的边带是双边的，是以F0为中心对称的，但为了研究方便，一般只取一个边带。其定义为偏离载频1HZ带宽内单边带相位噪声的功率与载频信号功率之比，它是偏离载频的复氏频率FM的函数，记为FM，单位为DBCHZ，即式1中，PSSB为偏离载频FM处，1HZ带宽内单边带相位噪声功率；P0为载波信号功率。2频率合成器中的噪声特性分析在频率合成器中，噪声的来源是多方面的，既有外部噪声，也有电子电路的内部噪声，一般只考虑随机噪声的影响。21频率合成器的实现方式频率合成器的实现方式主要有两种一种是直接式频率合成器；另一种是间接式频率合成器。直接式频率合成器是将基准频率通过倍频、分频和混频进行算术运算，再通过开关滤波器组选出所需的输出频率。间接式频率合成器是利用锁相环PLL构成的频率合成器，它利用锁相环优异窄带跟踪特性，使输出频率锁定在高稳定的参考频率上。输出频率的相位噪声主要由VCO和参考频率源两者合成决定，靠近载波主要是倍频后的参考源的相位噪声，远离载波主要是VCO远端的相位噪声。22影响直接式频率合成器的噪声因素221参考频率振荡器的相位噪声参考频率振荡器，使用晶体振荡器它是整个频率综合器的心脏，晶振和谐波发生器的指标决定了频综的输出指标。理论上直接式频综输出相噪为晶振的相噪为输出频率，FR为参考频率。可以看出直接式频率合成器输出相噪取决于晶振的相噪。222混频器的相位噪声混频器输出端所得到的输出频率是其输入两信号频率的和频或差频。如果这两个输入信号不是纯净理想信号，而在完成频率相加或相减的同时，也完成了相位噪声的相加或相减，对于随机噪声来说，混频器输出相位噪声功率谱密度等于两个输入信号相位噪声谱密度之和，并且这两个输入信号不相关。因此对功率谱密度而言，两个不相关的随机函数的相加或相减是没有区别的，相减只是意味着倒相，并不影响振幅大小，它们的功率谱密度永远是相加的。223分频器的相位噪声分频器的任务是将输入信号的频率除以分频比N。实际上，在输入频率除以N的同时，输入相位噪声NIT也同时除以N。224倍频器的相位噪声倍频器是产生频标的最基本的方法，也是直接式频率合成器中最基本的电路。它的指标直接影响了频率合成器输出的指标，即有式2中，NOT代表倍频器输出的相位噪声，NIT代表倍频器输入的相位噪声。式3中，SOFM代表倍频器输出的相位噪声功率谱密度、SOFM代表倍频器输出的相位噪声功率谱密度、N为倍频因子。23影响间接式频率合成器的噪声因素间接式频率合成器是利用锁相环PLL构成的频率合成器，主要分为两种间接模拟式频率合成器、间接数字式频率合成器。基于锁相环的间接式频率合成器的主要缺点是会产生较大的相位噪声。锁相环中的噪声源主要包括晶体振荡器、压控振荡器VCO、鉴相器、环路滤波器等这些噪声在频率合成器中各环节。为了保持相位噪声最小，必须考虑环路元件如何产生和环路影响。下面将简单讨论环路元件在锁相环路中相位噪声对频率合成器输出相位噪声的影响。231晶体振荡器的相位噪声晶体振荡器的相位噪声IS对输出相位噪声OS的影响为由式4中可以看出，晶振中心频率的相位噪声全部由环路输出，大于环路谐振频率N的相位噪声将被衰减。由于分频次数与倍频次数M受输出频率和跳频点数限制，故主要考虑IS。晶体振荡器等效电路中的放大器固有噪声功率FKTB经放大器后通过带宽为BI的晶体滤波器与信号功率PS一起加到输入端，MO形成相位噪声，为放大器输出端的基底噪声，可写成232压控振荡器VCO的相位噪声压控振荡器VCO的相位噪声对0S的影响为VCOS0S对的影响具有高通特性，低于的分量环路有很强的抑制作用，高于N的相位噪声分量将全部输出。因此频率合成器远端的相位噪声主要决定VCOS，VCOS降低是降低频率合成器远端相位噪声的主要方法。但是军品所使用的频率综合器往往要求在带宽内能迅速转换频率，这就要求VCO在工作带宽内能频率捷变。为满足该要求，常常用变容二极管来调谐VCO，这就降低了VCO的Q值，以至VCO近端的相位噪声不会太好，因此一般在军品频率合成器的设计中应适当加宽锁相环路的带宽。233环路滤波器的相位噪声影响相位噪声的另一个重要因素是环路滤波器。环路滤波器对最终性能有很大影响，这是因为它决定拐点频率在拐点频率处来自电路不同部分的噪声开始影响输出，如图2所示。在环路带宽内，鉴相器强迫VCO跟踪参考频率，将参考频率源的相位噪声带到VCO上。由于鉴相器噪声基底通常比参考频率源的相位噪声高，因此这一过程受到鉴相器噪声基底的支配。由于补偿频率高于环路带宽，环路就不能很好的跟踪参考频率，总的相位噪声等于VCO的相位噪声，因此要将环路带宽设置在鉴相器噪声基底与VCO自由振荡时相位噪声的交叉点上。过宽和过窄的环路带宽虽然对VCO的相位噪声有一定的改善，但不能很好地提高PLL的相位噪声性能。234鉴相器的相位噪声鉴相器的相位噪声对0S的影响为由式7可以看出，对0S也呈低通特性，对0S影响将很小。另外，还可看出，应尽量提高鉴相灵敏度KD，使环路抑制能力增强，还应注意鉴相器输入电压也应足够大，使鉴相器二极管能工作在理想区域，以降低鉴相器的附加相噪。235电源引起的相位噪声电源引起的相位噪声主要来源于电源变压器及整流后的纹波电压，它们都通过某种方式对基准信号进行调制，尤其对晶振的调制，而形成相位噪声，这种噪声都属于近端干扰噪声，将由环路全部转移到输出端输出。3实际应用中频率合成器的相位噪声通过以上对频率合成器的相位噪声的分析，可以看出，直接式频率合成器的输出相位噪声好于间接式频率合成器的输出相位噪声。在实际应用中，根据所要求的技术指标的不同，采用了不同合成方式的频率合成器。例如，某型号产品的频率合成器为直接式频率合成器，它使用100MHZ高稳定度、低相噪晶体振荡器为基准参考信号源，在输出频率X波段上，偏离载频1KHZ处的相噪优于一100DBCHZ。如图3所示。某型号产品的频率合成器，采用间接式锁相环频率合成器，工作频率在C波段，它使用100MHZ高稳定度、低相噪晶体振荡器为基准参考信号源，在输出频率上，偏离载频1KHZ处的相噪达到一85DBCHZ，如图4A所示。偏离载频1MHZ处的相噪达到一100DBCHZ，如图4B所示。某产品的VCO，在输出频率X波段上，偏离载频1MHZ处的相噪达到一65DBC/HZ，如图4所示。由以上实际应用中使用的频率合成器的相位噪声图，可以明显的看出，直接式频率合成器的输出相位噪声优于间接式频率合成器。4结束语在现代电子系统中，频率合成器的相位噪声直接影响到电子系统的性能，因此对其相位噪声提出了越来越高的要求。通过对频率合成器的相位噪声的分析，说明频率合成器的低相噪设计应根据技术指标的要求来综合考虑，使整个频率合成器的低相噪设计达到最佳状态。DDS直接数字频率合成器DDS的简单介绍DDS是一项关键的数字化技术。DDS是直接数字式频率合成器（DIRECTDIGITALSYNTHESIZER）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。另外，有些DDS芯片还具有调幅、调频和调相等调制功能及片内高速D/A变换器DDS有如下优点频率分辨率高，输出频点多，可达N个频点N为相位累加器位数；频率切换速度快，可达US量级；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。在各行各业的测试应用中，信号源扮演着极为重要的作用。但信号源具有许多不同的类型，不同类型的信号源在功能和特性上各不相同，分别适用于许多不同的应用。目前，最常见的信号源类型包括任意波形发生器，函数发生器，RF信号源，以及基本的模拟输出模块。信号源中采用DDS技术在当前的测试测量行业已经逐渐称为一种主流的做法。DDS主要芯片介绍如AD公司的AD9854AD9858DDS在雷达上的应用随着雷达技术的发展，出现了多种体制的雷达，比如脉冲多普勒雷达、SAR、相控阵雷达先进，虽然这些雷达的功能不同，但是为了提作用距离和距离向上的分辨率，都彩了大时宽积信号。在雷达信号源设计领域，DDS技术和器件已经得到了很大的发展，相应的出现了很多性能优异的DDS器件，本文旨在介绍一种基于ADI公司的AD9959设计的新型多体制的雷达信号源设计方法，该器件具有稳定度高，相位、频率和幅度调整灵活，能够同时产生4路相关信号，信号形式可以任意设定的特点，这些优异的性能在雷达信号源的研制方面都表现出了良好的应用前景。2系统硬件设计本文设计的多体制雷达信号源是以ADI公司的AD9959为核心，结合FPGA控制电路、信号放大电路构成的。信号参数由主控计算机通过串口进行发送，并同FPGA进行接收，从而控制AD9959完成相应的信号输出。由于在雷达的实际发射过程中，大部分采用的是大时宽带宽的脉冲信号，因此在系统硬件设计的架构中，FPGA还完成了一定的脉冲输出功能，对AD9959输出的连续波信号进行脉冲调制，从而达到输出雷达脉冲信号的能力，而输出的中频信号经过混频电路就可以达到雷达发射所需要的频段。21AD9959芯片简介AD9959是一款性能优异的DDS芯片，主要体现在以下几个方面4路同步输出通道各个通道有独立的频率/相位/幅度控制功能超强的通道之间隔离度65DB线性频率/相位/幅度扫描能力能够达到16级的频率/相位/幅度调制能力可通过硬件/软件控制节电模式。AD9959通过串行I/O提供了多种配置功能，基于这种串行I/O提供的一种SPI模式，同以往的ADI的DDS器件是兼容的。同时，器件采用先进的设计技术，使器件不仅具有优异的性能，而且又具有低功耗的特点。器件集成了具有突出的宽带和窄带SFDR特性的4路高速10位DACS。每一个通道，都具有32位频率控制字，14位相位控制字，10位输出幅度控制字。REFCLK最高可以达到500M/S，PLL倍频器可以通过软件编程在420之间设定。正因为AD9959具有能够输出多通道相关信号的能力，所以AD9959可以广泛地应用于各种场合。22系统构成用户通过计算机将所产生信号的参数传送给FPGA，FPGA接收到相应的参数后，控制AD9959输出相应的雷达信号，由于AD9959输出信号是差分电流信号，因此在系统设计时，采用11传输变压器将差分的电流信号转化为单端的电压信号，同时为了提高系统的输出驱动能力，在变压器后面进行了信号放大。23系统通信接口及协议系统主要是由FPGA向AD9959发送命令，从而输出相应的信号，对于AD9959的控制主要是通过串行总线SCLK和SDIO来实现的，其中SCLK的最大时钟速度可以达到200MHZ，AD9959可以通过SDIO的4根数据线SDIO0SDIO3同时进行数据传输，从而可以使数据吞吐量变为800MB/S，以前ADI公司的DDS产品有并行和串行两种控制模式，比如AD9850，而AD9959这种SPI控制模式，无疑是更加简洁，对于用户控制而言也更加方便。AD9959有4种串行控制传输模式，分别是SINGLEBITSERIAL2AND3WIREMODES，2BITSERIALMODE，4BITSERIALMODE。AD9959四个输出通道共享寄存器0X030X18，这种寄存器地址共享模式，能够使4个通道同时写入控制字。例如要使AD9959的4个通道都输出某个频率，只需要通过串行总线向AD9959写入一次即可。如果使4个通道互相独立操作，可以通过通道选择寄存器CSR进行选择。AD9959的串行工作模式都工作于寄存器级传输，而不是字节级传输。但是AD9959提供的SYNCI/O功能可以中断I/O操作，这种模式可以使寄存器的某个字节进行设置，从而减少了设置时间。所有指令都是在SCLK的上升沿写入，而在SCLK的下降沿读出的。在本文所设计的雷达信号源中，对于AD9959的控制模式采用了SINGLEBITSERIAL2WIREMODE，在这种工作模式下，AD9959使用SDIO0作为数据传输管脚，要使AD9959工作于这种模式，可以将CSR寄存器中的CSR设置为00即可。在SINGLEBITSERIAL2WIREMODE传输模式下，支持MSB优先和LSB优先两种模式。系统通过FPGA对AD9959进行操作，主要分为两个阶段，第一个阶段为指令周期，在这个阶段把指令写入到AD9959中，在SCLK的每个上升沿写入一个比特，并且这个指令字节规定了将要进行的传输到底是读操作还是写操作，同时包含了寄存器地址第二个阶段为数据传送周期，主要传送波形参数的控制字。具体的信号参数是通过上位机通过串口发送给FPGA，因此FPGA还完成了串口收发功能，通过串口，系统主控制器FPGA不仅可以完成对上位机命令参数的接收，将信号各项参数写入到AD9959中，同时还可以将AD9959内部状态信息读出并且通过串口上传到计算机。3系统软件设计31FPGA程序设计在本文所设计的雷达信号源中，采用了XINUNXSPARTAN3系列FPGA，型号为XC23S1000，他具有106个逻辑门，DISTRIBUTEDRAM共120KB，BLOCKRAM共432KB，还具有4个DCM单元，最大可用I/O391个。由于系统采用FPGA作为核心控制器件，因此具有很好的扩展性，当对系统的参数发生改变时，只需要对FPGA内部程序加以修改即可。而不用进行硬件的改动，正因为FPGA具有这样的优势，因此使本系统具有很好的灵活性。通过对FPGA编程，主要完成了对AD9959控制功能和串口收发功能。AD9959内部集成了4个DDS内核，每个DDS内核都集成了32B的相位累加器和相位一幅度转换器。每路DDS输出的信号频率可以通过下式来计算其中，FS表示系统采样时钟，FTW表示频率控制字，FO表示DDS输出信号频率。由于在雷达信号源中，线性调频信号是常用的信号形式，因此这里主要以线形调频信号作参考。FPGA可以向AD9959发送控制字，从而可以控制输出信号的起始频率、调频斜率系数、截止频率等。FPGA控制AD9959写入指令的时序逻辑图如图2所示。FPGA在系统中不仅完成了控制AD9959的功能，同时还完成符合RS232协议的串口数据的传送功能，UART功能都采用VERILOGHDL语言描述，这样使系统更加紧凑、小巧。32PC机程序设计PC机软件主要完成用户参数的输入并且将数据通过RS232串口发送到FPGA，程序采用C编写，界面上可以输入生成雷达信号的各种参数，比如信号频率、起始频率、截止频率、调频斜率，由于AD9959可以生成FSK，PSK，ASK多种体制信号，用户还可通过下拉列表选择信号样式。系统控制软件界百如图3所示。软件中利VISUALSTUDIONET中提供的串行通信控件ACTIVEX来实现串行数据通信功能，软件的程序流程如图4所示。4结语系统采用FPGA作为核心控制器，不仅完成了对AD9959的控制功能，同时还完成了串行数据传输功能，使电路设计更加简洁并具有很好的扩展性，在系统升级过程中，不必改动硬件设计，只需要将FPGA内部程序进行修改即可完成新的功能。本文所设计的雷达信号源已经在实际工作中得到很好的应用，系统可以同时输出4路相参的信号，频率范围为10150MHZ，每路输出可以单独控制也可以整体控制，用户可以通过PC机对系统输出的信号参数、样式进行没定，从而可以很方便地输出相应的雷达信号。系统具有很强的实用性、灵活性和可扩展性，在实际工作中取得了很好的效果，具有良好的应用前景。基于DDS技术的高速高精度宽带频率合成器（24GHZ）一前言在现代电子战（EW）中雷达面临着综合性电子对抗、反辐射导弹、低空和超低空突防以及目标隐身技术等威胁，这就要求雷达具有反地物、抗积极和消极干扰、反隐身以及保护自身的能力。而雷达的这些能力与雷达信号形式和带宽有着密切的关系。就宽带雷达信号而言，随着现代技术的不断发展，对信号形式和带宽的要求也越来越高。但是总的趋势就是要求具有高速度、高精度和宽频段。在上世纪中期对于传统的模拟电路而言这几乎是很难实现的，因为三者之间存在无法克服的矛盾。但是到上世纪末本世纪初，随着数字电路的发展，直接数字频率合成技术（DIRECTDIGITALSYNTHESIS）应运而生，为实现这一目标带来希望。由于DDS技术采用全数字技术，使它具有极高的频率分辨率、输出频率相对带宽较宽。频率转换时间极短。任意波形输出能力和可以程控等优点。DDS输出信号的三个参量（频率、相位和幅度）都是由数据控制字来决定的，即通过改变相位累加器输入端的频率控制字来实现频率控制、改变相位累计器输出端的相位来实现相位控制、改变RAM输出的幅度来实现幅度控制。从而合成各种调幅、调频和调相波形，以满足过去模拟技术无法实现的需求。二该技术现状21DDS目前工艺上世纪末由于受到集成电路工艺和微电子技术发展的限制，DDS输出最大只能为50MHZ，所以并没有得到大范围的应用。而本世纪由于技术的成熟和新材料的使用，使得DDS技术也更加成熟。目前国内市场上可以获得DDS芯片的时钟速率可以达到1GHZ，但是据资料显示，采用GAAS（砷化镓）的DDS部件其时钟速率可以达到4GHZ。现在有多家公司致力于DDS芯片的研发，其中包括ADI公司，INTESIL公司、FAIRCHILD等公司。22目前国内外应用现状目前DDS技术以其独特的优点正在世界范围内正越来越多的被应用于军事领域。目前美军已在许多系统中用其代替传统的VCO，产生高精度、高稳定度的频率源。目前国内市场上可以得到的数据显示DDS的时钟速率可以达到1GHZ，但是据资料显示，采用GAAS（砷化镓）的DDS部件其时钟速率可以达到4GHZ。目前国内已有多家研究所和院校在此领域从事研究，但目前已经应用于整机的还未见报道。为了适应现代电子战发展的要求，同时提高我国防的电子战的能力，特提出基于DDS的高速高精度宽频带频率合成器（24GHZ）方案。DDS在通信调制器中的应用1引言频率源是雷达、通信、电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能都直接依赖于所用频率源的性能，因此频率源被人们喻为众多电子系统的“心脏”。而当今高性能的频率源均通过频率合成技术来实现。传统的频率合成器有直接频率合成器和锁相环两种。直接频率合成方法具有频率转换时间短、近载频相位噪声性能好等优点，但由于采用大量的倍频、分频、混频和滤波环节，导致直接频率合成器结构复杂、体积庞大、成本高，而且容易产生过多的杂散分量，难以达到较高的频谱纯度。锁相环式频率合成器具有很好的窄带跟踪特性，可以很好地选择所需频率的信号，抑制杂散分量，并且避免了大量的滤波器，有利于集成化和小型化。但由于锁相环本身是1个惰性环节，锁定时间较长，故频率转换时间较长。除此之外，由模拟方法合成的正弦波的参数，如幅度、频率和相位都很难控制。直接数字式频率合成（DIRECTDIGITALFREQUENCYSYNTHESIS，简称DDS或DDFS）是近年来发展起来的1种新的频率合成技术。它将先进的数字处理理论与方法引入信号合成领域，标志着第三代频率合成技术的出现。其主要优点是相对带宽很宽、频率转换时间极短（可小于20NS）、频率分辨率很高（典型值为0001HZ）、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。因此，能够与计算机紧密结合在一起，充分发挥软件的作用。DDS技术的实现完全是高速数字电路D/A变换器集合的产物。由于集成电路速度的限制，目前DDS的上限频率还不能做得很高。但GAAS（砷化镓）材料在集成电路中的应用，使得DDS上限频率不够高的缺陷正在不断地被克服。作为应用，现在已有DDS产品用于接收机本振、信号发生器、通信系统、雷达系统等，特别是跳频通信系统。2DDS的工作原理首先考虑1个周期的正弦波连续信号，以等量的时间间隔T对其采样，并进行量化，则可得到1个周期的正弦波数字信号。将该数字信号存入存储器中，即构成了正弦函数查找表。存储器的地址代表了时间取样的序号。对正弦波而言，当频率一定时，正弦信号的相位与时间成线性关系。因而不同的取样序号也就代表了正弦波信号的不同相位，存储器中所存数值则是量化后的正弦信号幅度。假设正弦波波形存储器存储了1个周期的M个相位取样值，当以频率FC的时钟信号反复读取波形存储器时，读出一个周期的正弦波数据所需的时间是TM/FC，即输出合成信号的频率为FO1/TFC/M。显然，当改变时钟FC时，合成信号的频率也随之改变。工程实现上，合成信号频率的改变是通过保持时钟不变，而对波形进行1次时域再抽样来实现的。基本DDS主要由参考频率源、相位累加器、正弦波采样ROM、数模转换器（DAC）及低通滤波器构成。图1是DDS的1个基本结构图。21相位累加器相位累加器由N位加法器与N位累加寄存器级联构成。每来1个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累积相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上1个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下1个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累积满量时就会产生1次溢出，完成1个周期性的动作，这个周期就是DDS合成信号的1个频率周期，累加器的溢出频率就是DDS输出的信号频率。例如ROM中存有1个周期的正弦函数的幅度值X1X2X100。当K1时，即是上述原理分析中的情况，输出合成波形的取值依次为X1X2X100X1X2X100，所以FOKFC/100FC/100；当K2时，输出合成波形的取值依次为X1X3X99X1X3X99，所以FOKFC/1002FC/100。对于计数容量为2N的相位累加器和具有M个相位取样的正弦波波形存储器，若频率控制字为K，则DDS系统输出信号的频率为FOFCK/2N，而频率分辨率为FFOMINFC/2N。22相位幅值转换用相位累加器输出的数据作为取样地址，对正弦波波形存储器进行相位幅值转换，即可在给定的时间上确定输出的波形幅值。23数模转换及低通滤波器DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。按照NYQUIST准则，最高输出频率可达05FC。但考虑到实际低通滤波器性能的限制，实际最高输出频率一般取为40FC。3特点及性能分析由工作原理可知，DDS具有相对带宽很宽，频率转换时间极短（可小于20NS），频率分辨率很高（典型值为0001HZ），全数字化结构便于集成，输出相位连续，频率、相位和幅度均可实现程控等主要优点。但是它的全数字结构也使其有较大的输出杂散，这一缺点是限制DDS进一步应用和发展的主要因素。DDS的杂散信号有以下3个来源（1）相位舍位为了得到很高的频率分辨率，相位累加器的位数N通常做得很大，但实际上由于受体积和成本的限制，用来寻址ROM的位数W（W一般取值为14）要小于N，查表时相位累加器的低B位就被舍去，因而会引入相位舍位误差。（2）幅度量化任意1个幅度值要用无限长的比特流才能精确表示，而实际上ROM查询表的输出位数L是个有限值，这就会产生幅度量化误差。（3）DA