毕业设计-基于vhdl语言的数字频带系统的建模与设计

基于VHDL语言的数字频带系统的建模与设计目录设计总说明IINTRODUCTIONII1绪论111设计的意义与背景112课题研究的主要内容22数字调制与解调的原理321数字调制与解调概述3222ASK的调制与解调的原理4232FSK的调制与解调的原理6242CPSK的调制与解调的原理9252DPSK的调制与解调的原理113软件和VHDL语言以及QUARTUS简介1431FPGA软件简介1432QUARTUS语言简介1733VHDL语言基础194基于VHDL语言的数字频带系统的建模与设计2441基于VHDL语言的数字频带系统概述2442基于VHDL语言实现2ASK的调制与解调244212ASK调制的实现244222ASK解调的实现264232ASK调制解调的仿真波形及分析2943基于VHDL语言实现FSK的调制与解调314312FSK调制的实现314322FSK解调的实现354332FSK调制解调的仿真波形及分析3744基于VHDL语言的实现CPSK的调制与解调394412CPSK调制的实现394422CPSK解调的实现424432CPSK调制解调的仿真波形及分析4445基于VHDL语言实现2DPSK的调制与解调464512DPSK调制的实现464522DPSK解调的实现484532DPSK调制解调的仿真波形及分析505总结52致谢53参考文献54数字频带传输系统的建模与设计设计总说明数字信号的传输方式分为基带传输和频带传输，在数字频带传输系统中，数字信号对高频载波进行调制，变为频带信号，通过信道传输，在接收端解调后恢复成数字信号。数字频带系统的建模与设计通过对于2ASK、2FSK、2PSK、DPSK调制解调的VHDL语言的设计，运用QUARTUS软件进行编译和仿真，程序经过编译和仿真完全正确后将程序烧入单片机中，在硬件上实现2ASK、2FSK、2PSK、DPSK调制解调的功能。完成对于数字频带系统的建模与设计。二进制振幅键控（2ASK）是载波信号随着基带信号的振幅变化；二进制频移键控（2FSK）是载波信号随着基带信号的频率变化；二进制相移键控（2PSK）是载波随着基带信号的相位变化，由于2PSK体制中相位的不确定性，差分相移键控（2DPSK）是载波随着基带信号的相对相移变化。数字调制就是将基带信号搬移到高频载波上，从而降低基带信号的低频分量，使信号与信道特性相匹配，实现信号在在信道中的传输。解调是接收端将在已调信号从高频载波上搬移下来，还原成为基带信号。基于VHDL语言实现2ASK、2FSK、2PSK、DPSK调制解调。VHDLVERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTION是一种标准的硬件描述语言，通过用VHDL语言编程在QUARTUS软件上实现2ASK、2FSK、2PSK、DPSK调制解调。并结合所编的调制解调程序完成对2ASK、2FSK、2PSK、DPSK调制解调逻辑电路的设计。在VHDL程序经过分析当前文件检查语法错误、分析与编译、分析与综合、适配后，完成全程编译。可以进行时序仿真，在QUARTUS中可以清楚的分析仿真的波形，根具2ASK、2FSK、2PSK、DPSK调制解调的原理，分析波形的正确性。本设计通过VHDL语言进行数字频带传输系统的建模、程序设计与仿真、完成数字频带传输系统电路设计、完成数字频带传输系统的程序设计、完成数字频带传输系统的仿真、绘制数字频带传输系统的系统设计图、波形仿真图。关键字2ASK、2FSK、2PSK、DPSK、仿真、调制与解调、VHDL语言THEMODELINGANDDESIGNOFDIGITALBANDSYSTEMINTRODUCTIONDIGITALSIGNALSMODEOFTRANSMISSIONCANBEDIVIDEDINTOBASEBANDTRANSMISSIONANDBANDTRANSMISSIONINDIGITALBANDTRANSMISSIONSYSTEM,DIGITALSIGNALMODULATESCLIPPEDWAVEOFHIGHFREQUENCYANDTURNSTOBANDSIGNAL,ANDRETURNSTODIGITALSIGNALAFTERRECIPIENTSDEMODULATIONTHROUGHCHANNELTRANSMISSIONTHROUGHTHEDESIGNOFVHDLLANGUAGETOMODULATEANDDEMODULATE2ASK、2FSK、2PSKANDDPSK,ANDTHROUGHTHEADOPTIONOFQUARTUSTOFULFILLCOMPILATIONANDSIMULATION,THESYSTEMDEBUGSITSELFONSINGLECHIP,THUSREACHINGTHEGOALOF2ASK、2FSK、2PSK、DPSKINHARDWAREANDACHIEVINGTHEMODELINGANDDESIGNOFDIGITALBANDSYSTEMBYTHEMODELINGANDDESIGNOFDIGITALBANDSYSTEM,IHAVEABASICUNDERSTANDINGOFTHEPRINCIPLEIN2ASK、2FSK、2PSKANDDPSKSMODULATIONANDDEMODULATION2ASKCARRIERWAVESIGNALVARIESWITHTHEAMPLITUDEOFBASEBANDSIGNAL2FSKCARRIERWAVESIGNALVARIESWITHBASEBANDSIGNALSFREQUENCY2PSKCARRIERWAVESIGNALVARIESWITHTHEPHASEOFBASEBANDSIGNAL2DPSKCARRIERWAVESIGNALVARIESWITHRELATIVEPHASESHIFTINGDIGITALMODULATIONMEANSRELOCATINGBASEBANDSIGNALTOCLIPPEDWAVEOFHIGHFREQUENCYSOTHATTHELOWFREQUENCYWEIGHTOFBASEBANDSIGNALCANBEDECLINED,SIGNALANDCHANNELSFEATURESAREMATCHED,ANDSIGNALISTRANSFERREDINCHANNELDEMODULATIONREFERSTOTHATTHERECIPIENTMAKESMODULATEDSIGNALRELOCATEFROMCARRIERWAVESIGNALOFHIGHFREQUENCYANDRETURNTOBASEBANDSIGNALWEAIMATREALIZINGTHEMODULATIONANDDEMODULATIONOF2ASK、2FSK、2PSKANDDPSKINVHDLLANGUAGEVHDLVERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONISASTANDARDLANGUAGEDESCRIBINGHARDWAREPROGRAMMINGTHROUGHQUARTUSSOFTWARETOFINISH2ASK、2FSK、2PSKANDDPSKMODULATIONANDDEMODULATIONANDTHEDESIGNOFLOGICCIRCUITWILLBECOMPLETEDIFCOMBINEDWITHTHECOMPILEDMODULATIONANDDEMODULATIONPROCESSAFTERTHEANALYSISOFTHECURRENTPROGRAM,CHECKUPOFGRAMMATICALERRORS,ANALYSISANDCOMPILATION,ANALYSISANDSYNTHESIS,ANDADAPTATION,THEENTIRECOMPILATIONWILLBEACHIEVEDTIMINGSEQUENCECANBESIMULATEDINQUARTUSANDWEGETTHECLEARANALYSISOFTHESIMULATEDWAVEFORMBASEDONTHEPRINCIPLEIN2ASK、2FSK、2PSKANDDPSKSMODULATIONANDDEMODULATION,ANDANALYZETHEVALIDITYOFWAVEFORMKEYWORDS2ASK2FSK2PSKDPSKSIMULATIONMODULATIONANDDEMODULATIONVHDLLANGUAGE1绪论11设计的意义与背景随着当今电子信息技术的快速发展，现代计算机技术与微电子技术的结合越来越紧密，而利用高层次的VHDL/VERILOG语言等硬件描述语言对于现场课编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）进行设计，使之成为集成电路（ASIC），这很大程度上缩短了设计的开发周期和开发的成本。VHDL等设计语言的出现和ASIC的应用极大地促进了现代通信技术的发展，尤其是对数字通信系统的ASIC芯片的研究有重要的实践意义。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。EDA技术基于计算机为工作平台把数字通信技术、微电子技术和电子设计自动技术结合了起来，融合应用电子技术、计算机技术、智能化技术等最新研究成果研制而成的电子CAD通用软件包。EDA技术主要应用于辅助设计三方面的工作IC技术、PCB设计、电子电路系统设计，将硬件设计软件化，使之在电子系统设计中能过突破一些技术瓶颈，加速了通信系统的设计速率，提高了产品的性价比。EDA技术在电子设计数字系统中有广泛的应用，是当今集成电子电路数字系统设计中的排头兵，随着现代社会对信息化和数字化的迫切需求，EDA技术必然会进入一个快速飞跃的阶段。目前通信传输早已不是单一的语音传输，而是包括了图像、文字、视频等复杂业务的传输，所以对通信系统的性能的要求越来越高，而数字频带系统作为一切数字通信传输的基础，无论在多么复杂的数字通信传输中数字频带系统永远都会存在，掌握数字频带系统的原理以及设计，对于复杂的通信系统设计具有基础性的作用，学好它也有利于认识和理解以后日新月异的通信产品，对以后再通信领域的发展有重要的意义。12课题研究的主要内容课题主要研究了数字频带系统VHDL的建模与设计，主要包括了能够认识VHDL，理解VHDL的语法和编程结构，熟悉VHDL中的各种函数及逻辑关系；学习并能够熟练的使用VHDL对数字系统进行建模与设计，用VHDL实现二进制振幅键控（2ASK）、二进制频移键控（2FSK）、二进制相移键控（2PSK）、差分相移键控（2DPSK）的调制与解调；通过对数字频带系统基于VHDL的建模与设计，解决在程序中出现的错误和问题，提升对于VHDL的运用能力；并对应的VHDL程序设计关于2ASK、2FSK、2PSK、2DPSK调制解调模型的逻辑电路；完全掌握2ASK、2FSK、2PSK、2DPSK调制解调的基本原理，并在QUARTUS软件中实现2ASK、2FSK、2PSK、2DPSK调制解调的仿真，分析其波形，能够运用调制解调的原理解释所仿真的波形。在设计基于VHDL的数字频带系统的基础上，深入的了解关于FPGA可编程逻辑电路的运用，能够自己独立运用VHDL设计一些在日常生活中和通信、电子技术的一些常用的数字电路模型。2数字调制与解调的原理21数字调制与解调概述调制是指将各种数字基带信号转换成适于信道传输的数字调制信号已调信号或频带信号，解调是在接收端将收到的数字频带信号还原成数字基带信号。在时域中调制就是用基带信号去控制载波信号的某个或几个参量的变化，将信息荷载在其上形成已调信号传输，而解调是调制的反过程，通过具体的方法从已调信号的参量变化中将恢复原始的基带信号。在频域中调制就是将基带信号的频谱搬移到信道通带中或者其中的某个频段上的过程，而解调是将信道中来的频带信号恢复为基带信号的反过程调制的目的是把要传输的模拟信号或数字信号变换成适合信道传输的信号，这就意味着把基带信号（信源）转变为一个相对基带频率而言频率非常高的代通信号。该信号称为已调信号，而基带信号称为调制信号。调制可以通过使高频载波随信号幅度的变化而改变载波的幅度、相位或者频率来实现。调制过程用于通信系统的发端。在接收端需将已调信号还原成要传输的原始信号，也就是将基带信号从载波中提取出来以便预定的接受者（信宿）处理和理解的过程。该过程称为调制解调计算机内的信息是由“0”和“1”组成数字信号，而在电话线上传递的却只能是模拟电信号（模拟信号为连续的，数字信号为间断的）。于是，当两台计算机要通过电话线进行数据传输时，就需要一个设备负责数模的转换。这个数模转换器就是我们这里要讨论的MODEM。计算机在发送数据时，先由MODEM把数字信号转换为相应的模拟信号，这个过程称为“调制”，也成D/A转换。经过调制的信号通过电话载波传送到另一台计算机之前，也要经由接收方的MODEM负责把模拟信号还原为计算机能识别的数字信号，这个过程我们称“解调”，也称A/D转换。正是通过这样一个“调制”与“解调”的数模转换过程，从而实现了两台计算机之间的远程通讯。数字调制与解调的常用方法由于数字调制具有离散值的特点，数字调制的方法有两种（1）利用模拟调制的方法来实现数字调制，即把数字调制看成模拟调制的一种特列，把数字信号当成模拟信号的一种特殊情况来处理。（2）利用数字信号离散值的特点通过开关键控载波，从而实现数字调制这种方法通常称为键控法，比如对载波的振幅、频率和相位进行键控，便可获得振幅键控（ASK）、频移键控（FSK）、相移键控（CPSK）和差分相移键控（DPSK）等基本的数字调制方式。解调的方式分为相干解调和非相干解调（1）相干解调相干解调（COHERENTDEMODULATION）所谓相干，泛泛地说就是相互干扰，相干解调是指利用乘法器，输入一路与载频相干（同频同相）的参考信号与载频相乘。比如原始信号A与载频COST调制后得到信号ACOST；解调时引入相干（同频同相）的参考信号COST，则得到ACOSTCOST（21）利用积化和差公式可以得到A1/2COSTTCOSTTA1/2COS2T2COS0A/2COS2T21A/2A/2COS2T2（22）利用低通滤波器将高频信号COS2T2滤除，即得原始信号A。因此相干解调需要接收机和载波同步；而非相干解调不使用乘法器，不需要接收机和载波同步（2）非相干解调在通信系统中，接收端想要从被调制的高频信号中恢复出原来的数字基带信号，就需要对接收信号进行解调。所谓非相干解调，即不需提取载波信息（或不需恢复出相干载波）的一种解调方法。非相干解调是解调方法的一种，是相对相干解调而言的，非相干解调是通信原理中的一种重要的解调方法，无论在模拟系统和数字系统中都非常重要。非相干解调的优点是可以较少的考虑信道估计甚至略去，处理复杂度降低，实现较为简单，但相比相干解调方法性能下降，从定量角度来看，普遍的结果是非相干解调性能上比相干解调差3DB。222ASK的调制与解调1ASK调制的原理键控是利用载波的幅度变化来传递数字信息，其频率和初始相位保持不变，在2ASK中，载波幅度只有两种变化状态，分别对应二进制信息“0”和“1”。一种常用的也是最简单的二进制监控方式称为通断键控，其表达式为AT以概率P发送“1”时T（23）0以概率1P发送“0”时2ASK信号的一般表达式为STGTN241概率为P其中250概率为1PTS是二进制基带信号时间间隔,GT是持续时间为TS的矩形脉冲103时，输出为“1”，否者输出为“0”；判决器的功能是以数字载波为判决时钟，对计数器的输出信号进行抽样判决，并输出解调后的基带信号。2ASK解调的框图如图43所示，采用外部时钟输入，控制分频器，得到数字载波，并假设时钟信号与发端时钟同步且2ASK为数字信号。FPGACLK分频器QSTARTASK信号判决基带信号计数器M图432ASK解调方框图注当Q11时，对计数器M清零；当Q10时，根据计数器M的数值，进行判决。2ASK解调电路如图44所示图44A2ASK解调电路的VHDL建模电路寄存器XX图44（B）2ASK解调逻辑电路图22ASK解调的程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYASKJISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC同步信号XINSTD_LOGIC调制信号YOUTSTD_LOGIC基带信号ENDASKJARCHITECTUREBEHAVOFASKJISSIGNALQINTEGERRANGE0TO11分频计数器SIGNALXXSTD_LOGIC寄存X信号SIGNALMINTEGERRANGE0TO5BEGINPROCESSCLKBEGINIFCLKEVENTANDCLK1THENXXXCLK上升沿把X信号赋给中间信号XXIFSTART0THENQ0IF语句完成Q的循环计数ELSIFQ11THENQ0ELSEQQ1ENDIFENDIFENDPROCESSPROCESSXX,QBEGINIFQ11THENM0M计数器清零ELSIFQ10THENIFM3THENY0IF语句通过对M大小来判决YELSEY1ENDIFELSIFXXEVENTANDXX1THENMM1；计XX信号的脉冲个数ENDIFENDPROCESSENDBEHAV4232ASK调制与解调的波形仿真与分析12ASK信号调制的波形仿真与分析2ASK信号调制的波形图如图45所示图45（A）ASK调制VHDL程序仿真图2ASK调制仿真局部放大图如图45（B）所示分析由图可知，输入时钟CLK信号就作为载波输入，START信号为开关信号，当START为低电平时即使有时钟信号和基带信号也不会发生调制，只有当START信号为高电平电路才可以实现2ASK的调制，X为输入的基带信号，属于低频信号，Y为输出的频带信号，是基带信号搬移到高频载波上的信号，属于高频信号。由图还可以看出，当输入X为1101时，并且基带码长等于载波的6个周期，Y输出的频带信号在输入1时为高电平，其频率与CLK时钟一样，包含了6个周期，并且调制信号Y滞后于输入基带信号X的一个CLK时间，在X输入为0时，输出Y也为0，这验证了2ASK调制的原理。22ASK解调的波形仿真与分析2ASK解调的波形仿真图如图46所示图46（A）2ASK解调仿真图图46（B）2ASK解调仿真局部放大图分析由图46（A）可以看出CLK时钟信号仍然是输入，START信号为开关信号，当START为低电平时即使有时钟信号和基带信号也不会发生解调，只有当START信号为高电平电路才可以实现2ASK的解调，X为高频信号，Y输出为基带信号，当X输入为高电平的时候，Y的输出才有信号，否则为0可以看出当X输入高电平对应着Y输出基带信号的1011001。由图46（B）解调的放大图可以看出，输出的基带信号Y滞后输入的调制信号10个时钟周期，在Q11时，M清零，在Q10时，根据M的大小，进行对输出基带信号Y的电平的判决。在Q为其他时，M计XX的脉冲数。43基于VHDL语言实现2FSK调制与解调4312FSK调制的实现1FSK的建模思想FSK调制的方框图如图47所示FPGA图47FSK调制方框图FSK调制的核心部分包括分频器，二选一选通开关等。图47中两个分频器分别产生两路数字载波信号；二选一开关的作用是以基带信号作为控制信号，当基带信号为“0”，选通载波为F1；当基带信号为“1”时，选通载波为F2。从选通开关输出的信号就是数字FSK信号。图中没有包含模拟电路部分，调制信号为数字信号。FSK调制的电路图如图48所示图48（A）FSK调制电路的VHDL建模电路CLK分频器1START基带信号载波F载波F1分频器1二选一选通开关调制信号图48（B）FSK调制的逻辑电路图22FSK调制的程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYFSKTISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC开始调制信号XINSTD_LOGIC基带信号YOUTSTD_LOGIC调制信号ENDFSKTARCHITECTUREBEHAVOFFSKTISSIGNALQ1INTEGERRANGE0TO11载波F1计数器SIGNALQ2INTEGERRANGE0TO3载波F2计数器SIGNALF1,F2STD_LOGICBEGINPROCESSCLKBEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ10ELSIFQ15THENF11Q1Q11改变Q后面数字的大小改变占空比ELSIFQ111THENF10Q10ELSEF10Q1Q11ENDIFENDIFENDPROCESSPROCESS（CLK得到载波F2BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ20ELSIFQ20THENF21Q2Q21改变Q2后面数字的大小改变占空比ELSIFQ21THENF20Q20ELSEF20Q2Q21ENDIFENDIFENDPROCESSPROCESSCLK,XBEGINIFCLKEVENTANDCLK1THENIFX0THENYF1基带X0，输出调制YF1ELSEYF2基带X1,输出调制为YF2ENDIFENDIFENDPROCESSENDBEHAV4322FSK解调的实现12FSK解调建模的思想2FSK解调的方框图如图49所示FPGA图492FSK解调原理框图该模型和2ASK的模型类似，其核心部分是分频器，寄存器、计数器和判决器构成。图中分频器的分频系数取值对应着调制中（图47）分频器1和分频器2中较小的分频系数值，也就是说FSK解调器的分频器输出对应着较高的那个载波信号。由于F1和F2的周期不同，若假设F12F2，且基带信号电平“1”，对应着载波F1，基带信号电平“0”对应载波F2，则图中计数器以F1为时钟信号，上升沿计数，基带信号“1”码元对应计数个数为载波F1的周期，基带信号码元“0”对应计数个数为载波F2的周期。计数器根据两种不同的计数情况，对应输出“0”和“1”两种电平。判决器以F1为时钟信号，对计数器输出信号进行抽样判决，并输出基带信号。2FSK解调的电路图如图410所示图410（A）2FSK解调电路的建模电路基带信号寄存器XXCLK分频器START调制信号判决计数器M图410B2FSK调制的逻辑电路图22FSK解调的程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYFSKJISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC同步信号XINSTD_LOGIC调制信号YOUTSTD_LOGIC基带信号ENDFSKJARCHITECTUREBEHAVOFFSKJISSIGNALQINTEGERRANGE0TO11分频计数器SIGNALXXSTD_LOGIC寄存X信号SIGNALMINTEGERRANGE0TO5计数器BEGINPROCESSCLK对系统时钟进行分频BEGINIFCLKEVENTANDCLK1THENXXXCLK上升沿把X信号赋给中间信号XXIFSTART0THENQ0IF语句完成Q的循环计数ELSIFQ11THENQ0ELSEQQ1ENDIFENDIFENDPROCESSPROCESSXX,QBEGINIFQ11THENM0M计数器清零ELSIFQ10THENIFM3THENY0IF语句通过对M大小来判决YELSEY1ENDIFELSIFXXEVENTANDXX1THENMM1计XX信号的脉冲个数ENDIFENDPROCESSENDBEHAV4332FSK调制与解调波形仿真与分析12FSK调制的波形仿真与分析2FSK波形仿真图如图411所示图411（A）2FSK调制VHDL程序仿真图图411（B）2FSK调制VHDL程序仿真局部放大图分析由图（A）可知，时钟信号CLK是输入信号，START信号为开关信号，当START为低电平时即使有时钟信号和基带信号也不会发生调制，只有当START信号为高电平电路才可以实现2FSK的调制，X为输入的基带信号，属于低频信号，Y为输出的频带信号，是基带信号搬移到高频载波上的信号，属于高频信号。可以看出当X输入为010011时，输出Y中数字码元“1”对应着高频载波F2，数字码元“0”对应高频载波F1。由图B可以看出载波F1和F2是由时钟信号经过时钟信号CLK分频得到的，F1是经过CLK12分频的到的，分F2是经过2分频得到的，基带码长分别为载波F1的2个周期，载波F2的12个周期，还可以看出输出Y滞后于载波信号2个CLK时钟。22FSK解调的波形仿真与分析2FSK解调的波形仿真图如图412所示图412（A）2FSK解调VHDL程序仿真图由412（A）可知，在解调时时钟信号CLK仍然为输入信号，START信号为开关信号，当START为低电平时即使有时钟信号和基带信号也不会发生解调，只有当START信号为高电平电路才可以实现2FSK的解调。X输入信号为调制后的频带信号，可以看出X信号是由不同频率的信号间隔构成，输出Y是解调后的基带信号，可以看出输出,01001，其中代码“0”对应着高频信号中的频率比较高的部分，代码“1”对应着高频信号中频率较低的信号。从图可知，解调正确。由图412B可知，在Q11时，M清零，在Q10的时候，根据M的大小，进行对输出基带Y进行电平的判决，在Q为其他值得时候，计数器M记下XX寄存器XX的脉冲数。输出信号Y滞后输入信号X12个时钟CLK图412（B）2FSK解调VHDL程序仿真局部放大图44基于VHDL语言实现2CPSK的调制与解调4412CPSK调制的实现12CPSK调制的VHDL建模2CPSK调制的方框图如图413所示CLK计数器START调制信号已调信号二选一开关相载波180O0相载波图4132CPSK的调制方框图2CPSK的调制器模型主要由计数器和二选一开关等组成。计数器对外部时钟进行分频与计数，并输入两位相位相反的数字载波信号；二选一开关的功能是在基带信号的控制下，对两路载波信号进行选通，输出的信号即为2CPSK。2CPSK调制电路如图414所示图414（A）2CPSK调制的建模电路图414（B）2CPSK调制电路的逻辑电路图22CPSK调制的VHDL程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYPSKTISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC开始调制信号XINSTD_LOGIC基带信号YOUTSTD_LOGIC调制信号ENDPSKTARCHITECTUREBEHAVOFPSKTISSIGNALQSTD_LOGIC_VECTOR1DOWNTO0两位计数器SIGNALF1，F2STD_LOGIC载波信号BEGINPROCESSCLK此进程主要是产生两重载波信号F1和F2BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ“00“ELSIFQ“01“THENF11F20QQ1ELSIFQ“11“THENF0F21Q“00“ELSEF10F21QQ1ENDIFENDIFENDPROCESSPROCESS（CLK得到载波F2BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ20ELSIFQ20THENF21Q2Q21改变Q2后面数字的大小改变占空比ELSIFQ21THENF20Q20ELSEF20Q2Q21ENDIFENDIFENDPROCESSPROCESSCLK,X此进程完成对X信号的调制BEGINIFCLKEVENTANDCLK1THENIFQ（0）1THENIFX1THENYF1基带X1，输出调制YF1ELSEYF2基带X0,输出调制为YF2ENDIFENDIFENDIFENDPROCESSENDBEHAV4422CPSK解调的实现12CPSK解调的VHDL建模2CPSK解调的建模方框图如图415所示FPGA图4152CPSK解调方框图2CPSK调制器模型主要是由计数器和判决器等组成。图中计数器Q输出与发端同步的0相数字载波。判决器工作的原理是把计数器输出的0相载波与数字CPSK信基带信号CLK计数器QSTART调制信号判决号中的载波进行逻辑“与”运算，当两比较信号在判决时刻都为“1”时，输出为“1”，否则输出为“0”，以实现解调的目的。2CPSK解调的电路图如图416所示图416（A）2CPSK解调的VHDL建模电路图416（B）2CPSK解调的VHDL逻辑电路图22CPSK解调VHDL程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYPSKJISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC同步信号XINSTD_LOGIC调制YOUTSTD_LOGIC基带信号ENDPSKJARCHITECTUREBEHAVOFPSKJISSIGNALQINTEGERRANGE0TO3分频计数器BEGINPROCESSCLK完成对CPSK调制信号的解调BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ0IF语句完成Q的循环计数ELSIFQ0THENQQ1Q0时根据X信号的电平来判决IFX1THENY1ELSEY0ENDIFELSIFQ3THENQ0ELSEQQ1ENDIFENDIFENDPROCESSENDBEHAV4432CPSK调制解调波形仿真与分析12CPSK调制波形仿真与分析2CPSK调制波形如图417所示由图417（A）可知，载波F1和F2是经过系统时钟CLK分频的到的，并且两个载波的相位相反，CLK时钟信号在输入端输入，X为输入的基带信号，可以看出数字代码为“0101100”。图417（A）2CPSK调制前的波形图图417（B）2CPSK调制电路的波形仿真局部放大图根据图（B），Y为输出的调制信号，可以看出在输入数字代码“1”时频带信号的相位对应为0相位，在输入数字代码为“0”时，频带信号的相位为相位，符合80O2CPSK调制的原理，并且输出信号Y滞后载波一个CLK时钟。22CPSK解调的波形仿真与分析2CPSK解调的波形如图418所示分析由图可知，CLK时钟仍然在输入端输入，START信号为开关信号，当START为低电平时即使有时钟信号和基带信号也不会发生解调，只有当START信号为高电平电路才可以实现2FSK的解调。输入信号X为经过2CPSK调制后的高频信号，可以看出此图4182CPSK解调波形仿真图处仍然是在输入相位为0相位对应数字代码“1”时频带信号，频带信号的相位为相位对应输入数字代码为“0”时，解调输出为“10110”，满足2CPSK解调的原18O理。并且当Q0时，根据X的电平来进行判决，输出信号Y滞后输入信号X一个时钟周期。45基于VHDL语言实现DPSK的调制与解调4512DPSK调制的实现12DPSK调制的建模2DPSK调制方框图如图420所示已调信号二选一开关CLK计数器START绝对码相对码异或CPSK调制图4202DPSK调制电路方框图图中计数器与2CPSK调制中计数器功能相同，异或门与寄存器共同完成绝对调相和相对调相转换功能，将绝对码转换成为相对码。2DPSK调制的电路图如图421所示图421（A）2DPSK调制的VHDL建模电路图421（B）2DPSK调制的VHDL逻辑电路图2绝对码到相对码变换的VHDL程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYDPSKTISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC开始转换信号XINSTD_LOGIC绝对码输入信号YOUTSTD_LOGIC相对码输出信号ENDDPSKTARCHITECTUREBEHAVOFDPSKTISSIGNALQINTEGERRANGE0TO3分频器SIGNALXXSTD_LOGIC中间寄存信号BEGINPROCESSCLK,X此进程完成绝对码到相对码的转换BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ0XX0ELSIFQ0THENQ1XXXXXORXYXXXORX输入信号与前一个输出信号进行异或ELSIFQ3THENQ0ELSEQQ1ENDIFENDIFENDPROCESSENDBEHAV说明绝对码变换成为绝对码后，只要再经过2CPSK调制就可以实现2DPSK调制了。4522DPSK解调的实现12DPSK解调的建模2DPSK解调建模框图如图422所示FPGA基带信号寄存器CLK计数器START相对码绝对码异或CPSK解调图4222DPSK解调框图对于2DPSK的解调，只需要将相对码转换为绝对码后再经过2CPSK解调就可以现2DPSK的解调，相对码到绝对码的变换是由计数器输出信号为时钟信号，相对码和寄存器中码元通过异或完成。2DPSK解调的电路图如图423所示图423A2DPSK解调电路的VHDL建模电路图图423（A）2DPSK解调电路的VHDL逻辑图2相对码变换到绝对码的VHDL程序LIBRARYIEEEUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYDPSKJISPORTCLKINSTD_LOGIC系统时钟STARTINSTD_LOGIC开始转换信号XINSTD_LOGIC相对码输入信号YOUTSTD_LOGIC绝对码输出信号ENDDPSKJARCHITECTUREBEHAVOFDPSKJISSIGNALQINTEGERRANGE0TO3分频SIGNALXXSTD_LOGIC寄存相对码BEGINPROCESSCLK,X此进程完成相对码到绝对码的转换BEGINIFCLKEVENTANDCLK1THENIFSTART0THENQ0ELSIFQ0THENQ1ELSIFQ3THENQ0YXXXORXXXX输入信号X与前一输入信号XX进行异或ELSEQQ1ENDIFENDIFENDPROCESSENDBEHAV说明在2DPSK信号，经过2CPSK解调后，再经过相对码到绝对码的变化后就可以恢复出基带信号。4532DPSK调制解调波形仿真与分析12DPSK调制的波形仿真与分析2DPSK调制的波形仿真图如图424所示图4242DPSK调制波形仿真图分析由图可知输入信号为基带信号，对应数字代码为“1001100100”，对于2DPSK调制而言，输出的信号应该为相对码，对应数字代码为“1110111000”，假设其参考相位是0，对应着“0”对应相位不变，“1”对应着信号的相位改变。这验证了2DP180OSK调制的原理，而且在Q0时，输出信号Y是输入信号X与中间寄存信号XX异或，输出信号Y滞后于输入信号一个时钟。22DPSK解调的波形仿真与分析2DPSK解调的波形仿真图如图425所示图4252DPSK解调波形仿真图分析由图可知，输入信号X为频带信号，与之对应的数字代码为“111011100”为相对码，输出基带信号为绝对码，输出数字代码为“1001100100”，可以看出，与调制时“0”对应相位不变，“1”对应相位改变的原理一致。验证了2DPSK解调的原理。5总结三个月的毕业设计，我第一次将大学所学的知识综合运用，利用VHDL语言进行编程，实现了数字频带传输系统的建模与设计，完成了2ASK、2FSK、2PSK、DPSK调制解调。在这个过程中，让我加深了对通信原理中调制解调原理的理解，学会了运用VHAL语言编程，熟练的使用QUARTUS软件，让我以后涉及到可编程逻辑电路时有了扎实的专业知识。这三个月里我收获了很多，增强了自己理论与实际相结合的能力，增强了自己发现问题解决问题的能力，增强了我的团队合作能力。本次设计，由于数字调制技术与FPGA的结合，使得通信系统的性能得到了迅速的提高。用FPGA来实现PSK通信系统的设计，电路简单，设计灵活，便于修改和调试，可靠性高。此外，A1TEM公司的QUARTUSII应用软件具有较强大的开放性和综合性，它可以利用其他各种EDA资源以及先进的设计方法，使其功能更加完善和强大。它可以实现从简单的接口电路设计到复杂的状态机，甚至“SYSTEMONCHIP”。它的可编程特性带来了电路设计的灵活性，缩短了产品的“TIMETOMARKET”。对于这个软件的大部分功能还比较陌生，在这次毕业设计没有用到，在以后的学习过程中，要加强这一欠缺方面，熟练掌握这个软件。我想通过这次毕业设计我的大学将会圆满的结束，这次毕设为我以后的工作打下了很好的基础。参考文献1樊昌信等通信原理（第五版）M国防工业出版社，20012廖裕评等CPLD数字电路设计M北京清华大学出版社，20013段吉海等基于CPLD/FPGA的数字通信系统建模与设计M电子工业出版社，20044王诚等ALTERFPGA/CPLD高级篇M人民邮电出版社，20055王诚等ALTERFPGA/CPLD基础篇M人民邮电出版社，20056付永庆等VHDL语言及其应用M高等教育出版社,20077陈欣波等ALTERAFPGA工程师成长手册清华大学出版社，20128朱正伟EDA技术及应用M北京清华大学出版社，20059求实科技CPLD/FPGA应用开发技术与工程实践人民邮电出版社，200510刘常澎、赵雅兴等数字电路与FPGAM人民邮电出版社，200411齐洪喜、陆颖等VHDL电路实用教程M清华大学出版社，200412张力军等通信原理M高等教育出版社，2008致谢本次设计能够顺利完成，首先要感谢叶瑜老师的悉心指导，给了我很多帮助，帮助我解决了很多问题；还要谢谢我们小组的组员对我的帮助和鼓励，在我遇到问题时给我的耐心讲解以及我们之间成功的团队合作；谢谢张鸣纷同学对我论文翻译的帮助；谢谢你们GANEMPLOYMENTTRIBUNALCLAIEMPLOYMENTTRIBUNALSSORTOUTDISAGREEMENTSBETWEENEMPLOYERSANDEMPLOYEESYOUMAYNEEDTOMAKEACLAIMTOANEMPLOYMENTTRIBUNALIFYOUDONTAGREEWITHTHEDISCIPLINARYACTIONYOUREMPLOYERHASTAKENAGAINSTYOUYOUREMPLOYERDISMISSESYOUANDYOUTHINKTHATYOUHAVEBEENDISMISSEDUNFAIRLYFORMOREINFORMATIONABOUTDISMISSALANDUNFAIRDISMISSAL,SEEDISMISSALYOUCANMAKEACLAIMTOANEMPLOYMENTTRIBUNAL,EVENIFYOUHAVENTAPPEALEDAGAINSTTHEDISCIPLINARYACTIONYOUREMPLOYERHASTAKENAGAINSTYOUHOWEVER,IFYOUWINYOURCASE,THETRIBUNALMAYREDUCEANYCOMPENSATIONAWARDEDTOYOUASARESULTOFYOURFAILURETOAPPEALREMEMBERTHATINMOSTCASESYOUMUSTMAKEANAPPLICATIONTOANEMPLOYMENTTRIBUNALWITHINTHREEMONTHSOFTHEDATEWHENTHEEVENTYOUARECOMPLAININGABOUTHAPPENEDIFYOURAPPLICATIONISRECEIVEDAFTERTHISTIMELIMIT,THETRIBUNALWILLNOTUSUALLYACCEPTIIFYOUAREWORRIEDABOUTHOWTHETIMELIMITSAPPLYTOYOU,TAKEADVICEFROMONEOFTHEORGANISATIONSLISTEDUNDERFURTHERHELPEMPLOYMENTTRIBUNALSARELESSFORMALTHANSOMEOTHERCOURTS,BUTITISSTILLALEGALPROCESSANDYOUWILLNEEDTOGIVEEVIDENCEUNDERANOATHORAFFIRMATIONMOSTPEOPLEFINDMAKINGACLAIMTOANEMPLOYMENTTRIBUNALCHALLENGINGIFYOUARETHINKINGABOUTMAKINGACLAIMTOANEMPLOYMENTTRIBUNAL,YOUSHOULDGETHELPSTRAIGHTAWAYFROMONEOFTHEORGANISATIONSLISTEDUNDERFURTHERHELPIFYOUAREBEINGREPRESENTEDBYASOLICITORATTHETRIBUNAL,THEYMAYASKYOUTOSIGNANAGREEMENTWHEREYOUPAYTHEIRFEEOUTOFYOURCOMPENSATIONIFYOUWINTHECASETHISISKNOWNASADAMAGESBASEDAGREEMENTINENGLANDANDWALES,YOURSOLICITORCANTCHARGEYOUMORETHAN35OFYOURCOMPENSATIONIFYOUWINTHECASEIFYOUARETHINKINGABOUTSIGNINGUPFORADAMAGESBASEDAGREEMENT,YOUSHOULDMAKESUREYOURECLEARABOUTTHETERMSOFTHEAGREEMENTITMIGHTBEBEST