基于matla 和fpga 的fir 数字滤波器设计及实现

本文档下载自文库下载网，内容可能不完整，您可以点击以下网址继续阅读或下载HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML基于MATLAB和FPGA的FIR数字滤波器设计及实现DSPBUILDER基于和的数字滤波器设计及实现孙耀奇，高火涛，熊超，饶坤（武汉大学电子信息学院湖北武汉）摘要基于数字滤波器的原理和层次化、模块化设计思想，结合公司的系列芯片，提出了数字滤波器的实现硬件方案，给出了采用、设计及实现阶低通滤波器的方法步骤。仿真及实际测试结果验证了设计方案的正确性，与传统的数字滤波器相比，本文设计的数字滤波器具有更好的实时性、灵活性和实用性。关键词数字滤波器；中图分类号文献标识码文章编号（），（，。，），HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML，。，；引言响应（”）士（”）神若要求线性相位，则需（）数字滤波器以其良好的线性特性被广泛应用于现代电子通信系统中，是数字信号处理的重要内容之一。在实际信号处理中，往往要求系统兼具实时性和灵活性，而已有的一些软件或硬件实现方案（如）则难以同时达到这两方面的要求。使用具有并行处理特性的来实现滤波器，既有很强的实时性，又兼顾了灵活性，为数字信号处理提供了一种很好的解决方案。滤波器系数计算较为繁琐，在设计时借助工具箱，选择合适的窗函数，可以方便地计算滤波器系数，并分析其幅频、相频特性。本文在用设计滤波器时，采用了层次化、模块化的设计思想，将整个滤波器划分为若干功能模块，运用。语言和原理图两种设计输入方式，各个模块先独立设计，验证无误后再互联综合，完成了数字滤波器的系统设计及仿真测试。口（）一一彻或（伽）一一彻性相位特性，即矗（刀）一（一以）（）HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML因而（报）如果满足对称或反对称的条件，就具有线或（，）（一竹）（）数字滤波器结构有很多种，偶对称滤波器的直接型结构如图所示。图偶对称滤波器的直接型结构其中（行），（行）分别为输入输出时问序列。容易得到滤波器基本原理及结构数字滤波器的冲击响应（以）为实序列时，频率阶偶对称滤波器的输入输出关系，如式（）所示；了（竹）一（）（）十。（）（）（）（）（）（）（）（）收稿日期一基金项目国家自然科学基金资助（）根据以上分析，可以把对称结构的数字滤波器分成“移位相加单元、乘法器、输出相加及截位输出”四块，如万方数据图所示。剖移篝徽篙赫嚣锬涮淼图分块后系统框图对于长度为的滤波器，其运算次数只有量级，减少了乘法次数，也提高了运算速度。在用实现时可以节约不少资源。用设计数字滤波器具有对称结构的直接型滤波器结构如图所示，用加窗的设计方法，经比较后窗函数选用海明窗。根据实际指标要求在的“”工具里设置各参数，然后算得系数矗（卵），如图所示，得到的系数是用十进制表示的，需要将其转换成系统要求精度（如位）的定点二进制小数。把所有系数乘以”后再四舍五入即可，最终数据如表所示。图用设计数字滤波器衰阶低通数字滤波器系数表滤波器的实现及仿真测试按HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML照图、图和滤波器系数表，用，分别实现滤波器的各个模块，仿真无误后生成单元模块图，然后在里调用该模块，互联后综合得到系统电路图，各功能模块的设计方法如下。移位及首尾相加单元把输入数据存储到移位寄存器，利用滤波器的对称性，把移位后的数据首尾相加即可。加法器输出端要加个寄存器模块，以去除毛刺。另外为防止相加后数据溢出，要把数据位数扩宽到“位。其中是二进制补码输入，是移位相加后数据输出。程序关键语句为刚（）万方数据“，；，），把输入数据扩位一；二二二；，。一；数据输入在寄存器内依次移位一；一一广】一。一一一HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML寄存嚣组首尾相痂，并存入缓冲器移位相加单元模块图如图所示。图移位相加模块移位相加单元时序仿真仿真结果如图所示，输入一个阶跃信号，（），从图中可以看出，输出数据从到依次有一个时钟周期的时延，并且总的时延和滤波器阶数（）相等，最后输出数据是，和理论计算值相同。图移位相加模块仿真时序图与滤波器系数相乘数据首尾相加输出后与滤波器系数（竹）相乘，由于滤波器的结构是对称的，因而只需个乘法器即可。乘法器直接调用里面的参数化元件库，系数的位宽设为。关键语句如下实例化一乘法器（），（），（一两移位相加输出）；一一一；一移位及首尾相加单元所得的数据一一一一位的滤波器系数（疗），；一。设置成有符号数以上为一个乘法器设置方法HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML，个乘法器的整体模块图如图所示。图乘法嚣模决为了便于仿真测试，乘法器单元一开始只设置了个输入。其中，（），（），（），（），为个输入数据，与（挖）相乘后对应输出分别为，和。这样设计不失一般性，仿真无误后再扩充到个即可。仿真结果如图所示。图秉法嚣模块仿真时序图乘法器输出结果相加路数据相加后位数被扩为，另外要在其输出端加一寄存器，以消除毛刺。此模块原理图如图所示。图相加输出模块相加输出模块仿真实际用到的是输入的加法器，为便于仿真测试，输入先设为路，仿真结果如图所示。图相加输出模块仿真时序图万方数据截位输出截位是滤波器设计的关键，此处的处理方法是位的输入数据（的），位二进制补码表示的滤波器系数，除去符号位，相乘后小数位是，加法运算不改变小数位数。另外系统测试电路板用的是总线，控制器的数据位宽是，因而把输出数据截到位，然后送给，从而传到计算机截位用实现的语句是一，此模块的原理图如图所示，其中是滤波器的最终输出。图输出截位模块在里调用仿真无误的模块，组成整个系统，最后仿真无误后进行系统的实际数据测试。实际测试测试电路是一基于和的数据采集及处理系统。其HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML原理框图如图所示。图测试电路原理框图测试时把一被干扰的模拟信号输入，采样得到的数据经过和传输到计算机上，然后用显示出其时域和频域图形。未滤波时信号波形输入信号频率是，含频率为的干扰信号（用两个信号源合成），下载的控制程序不含数字滤波器模块，采样得到的数据经传到计算机，然后用显示出的波形如图一所示，可以看出干扰信号的相对功率约为一。图未滤波的信号滤波后信号波形把滤波器程序下载到，输入信号不变。滤波后波形如图所示。有很高的灵活性，滤波器系数在一个表格内，修改其参数即可分别实现低通、高通、带通等类型。文中所讨论的设计方法和实现技术对数字信号处理系统的设计与实现具有重要的实用价值。参考文献，图滤波后的信号，前后对比可以发现，滤波后信号明显变好，的HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML干扰被抑制到约一，验证了设计的正确性。结语，程佩清数字信号处理教程北京清华大学出版社，本文给出了用系列实现低通滤波器的设计实例。然后将滤波前后的实际采样数据用显示出来并做比较，测试结果证明所设计的数字滤波器功能正确，性能良好。并且该数字滤波器作者简介郭晓宇基于实现数字滤波器的研究武汉武汉大学，李登峰基于和的数字滤波器设计南京南京理工大学，孙耀奇高火涛男，年出生，硕士研究生。主要研究方向为数字信号处理。男，年出生，博士、教授、博士生导师。主要研究方向为新体制无线电探测技术、复杂系统电磁波传播和散射、天线及空间信号处理。熊超男，年出生，在读研究生。主要研究方向为信号处理。男，年出生，博士研究生。主要研究方向为数字信号处理。饶坤（上接第页）叠加结果都不能恢复原始的明文信息，只有幅子密钥的叠加结果才能恢复原始的明文信息，当然，可视密钥的形成是将明文图像的每一个像素分成多个子像素来表示，恢复时会有对比度的损失，恢复得图像会变暗。本论文方案也有不足仍需要继续深入研究，由于可视密码术方法是通过特定算法将秘密信息隐藏到多张图片图提取的子密钥图像图用提取的子密钥恢复的水印中进行分存，使得图片单位面积对应的信息量减少，故从另一方面讲可视密码术在增HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML加水印的安全性的同时也降低了水印信息的嵌入量。参考文献刘海燕，郑雪峰，王颖数字音频水印主要算法的研究比较计算机应用研究，（）黄俊波，丁源源。王虹一种新的基于量化的音频数字水印算法电脑与信息技术，（），。，图三幅子密钥叠加结果。，图是提取子密钥图像和其余两幅子密钥图像的叠加结果，从图可以看出，单幅子密钥和少于幅子密钥的。，。，万方数据基于MATLAB和FPGA的FIR数字滤波器设计及实现作者作者单位刊名英文刊名年，卷期引用次数孙耀奇，高火涛，熊超，饶坤，SUNYAOQI，GAOHUOTAO，XIONGCHAO，RAOKUN武汉大学电子信息学院,湖北,武汉,4300HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML79现代电子技术MODERNELECTRONICSTECHNIQUE2008，31111次参考文献6条1UWEMEYERBAESEDIGITALSIGNALPROCESSINGWITHFIELDPROGRAMMABLEGATEARRAYS20062SANJITKMITRADIGITALSIGNALPROCESSINGACOMPUTERBASEDAPPROACH20043MICHAELDCILETTIADVANCEDDIGITALDESIGNWITHTHEVERILOGHDL20074程佩清数字信号处理教程20035郭晓宇基于FPGA实现FIR数字滤波器的研究学位论文20046李登峰基于FPGA和DSP的数字滤波器设计学位论文2004相似文献10条1期刊论文张伟苏东林PARKSMCLELLAN最优FIR数字滤波器FPGA实现电子测量技术20043文中介绍利用现场可编程逻辑器件FPGA实现PARKSMCLELLAN最优FIR数字滤波器的方案本方案采用PARKSMCLELLAN算法,利用MATLAB作为辅助设计工具,以MAXPLUS2为FPGA设计工具,用VHDL硬件描述语言对一给定指标的低通FIR数字滤波器进行了设计和实现,经MATLAB及MAXPLUS2测试仿真,验证了该设计方案可行2期刊论文高冬梅姜继伟杨翠娥GAODONGMEIJIANGJIWEIYANGCUIE基于FPGA的TDMFIR数字滤波器的设计及硬件实现电讯技术2006,464介绍了一种可实现对高速率、高采样率信号进行实时处理的滤波器TDMTIMEDOMAINMULTIPLEXINGFIR数字滤波器的设计方法,并且给出了一个32阶的高速实时TDMFIR数字滤HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML波器的软件仿真及硬件实现过程3期刊论文徐年张剑英XUNIANZHANGJIANYING基于FPGA的FIR数字滤波器的实现煤炭工程20074文章介绍了FPGA,讨论了利用查找表的分配算法在FPGA器件中实现DSP的方法,并利用串行分配算法,在一片FLEX10K芯片上实现了一个12阶8位的FIR数字滤波器,并生成了滤波器波形图,结果表明,满足技术指标要求,完成了设计任务4期刊论文李伟LIWEIFIR数字滤波器的FPGA实现计算机与数字工程2007,351介绍了FIR数字滤波器FPGA的实现方法,阐述了FIR滤波器的线性相位特点和结构原理,并依据这些原理,对FIR卷积运算算法的VHDL的实现进行了探讨5期刊论文李星杨家玮LIXINGYANGJIAWEI基于FPGA的FIR数字滤波器的设计电子科技20067提出了一种采用现场可编程门阵列器件FPGA设计FIR数字滤波器的方案,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求6期刊论文陈晓勇陈建平陆旦前CHENXIAOYONGCHENJIANPINGLUDANQIANFIR数字滤波器的FPGA实现南通大学学报（自然科学版）2007,62介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过VERILOGHDL用QUARTUS进行了仿真相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高尤其在滤波器的阶数较大的情况下,优势会更明显7学位论文王婷FIR数字滤波器的设计和研究2007在现代电子系统中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。在工程实践中，往往要求对信号处理要有实时性和HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。本文对基于FPGA的FIR数字滤波器实现进行了研究。本论文所做的主要工作如下1、以FIR数字滤波器的基本理论为依据，针对滤波器设计过程中对系数量化引入量化误差的问题，对滤波器系数进行变长优化，减少了量化误差对滤波器幅频特性的影响。2、分别使用加法树结构、分布式算法为滤波器的硬件实现算法，并对两种算法的优化进行了详细的讨论。对分布式算法中查找表规模过大的缺点，采用拆分查找表和OBC编码方式使得硬件规模极大的减小。对于加法树算法，采用RAGN算法以优化加法树逻辑深度为目的的算法以达到高速，同时采用REMB结构优化面积。3、运用两种算法给出了实现一个16阶的FIR低通滤波器的设计实例。在XILINXISE的环境下，采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VERILOG语言进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。综合到VIRTEXII系列FPGA中，并用MODELSIM软件进行了仿真，证明所设计的FIR数字滤波器功能正确。由此从了两种算法的仿真结果对两种算法进行分析和总结。8学位论文冷邦平高速FIR数字滤波器在FPGA上的实现2008常用的实时数字信号处理的器件有可编程的数字信号处理DSP芯片如AD系列、TI系列、专用集成电路ASIC、现场可编程门阵列FPGA等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所HTTP/WWWWENKUXIAZAICOM/DOC/6352C1EB856A561252D36F72HTML青睐。FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下1介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。2以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。3设计出一个192阶的FIR滤波器实例。其系统要求为定点16位输入、定点12位系数、定点16位输出,采样率为75MHZ。设计用QUARTUSII软件进行仿真,并将其仿真结果与MATLAB仿真结果进行对比分析。仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHZ。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。9期刊论文翟海涛杨军朱江ZHAIHAITAOYANGJUNZHUJIANG一种基于FPGA的高速FIR滤波器的设计信息化研究2009,354为了实现对高速输入数据的滤波,根据FIR有限冲激响应数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA现场可编程门阵列的高速FIR数字滤波器的设计方法以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法在MODELSIM下仿真表明这一方法是可行的,可支持高达1GSPS10亿次采样每秒的输入数据10学位论文梁辰基于FPGA的FIR数字滤波器的设计与实现2006在现代电