毕业论文-基于systemview的hdb3编解码仿真系统设计

西安邮电学院毕业设计（论文）题目基于SYSTEMVIEW的HDB3编解码仿真系统院（系）通信与信息工程学院专业通信工程班级学生姓名导师姓名职称讲师起止时间2011年1月3日至2011年6月10日目录摘要IABSTRACTII引言11绪论211课题背景及研究意义212HDB3码的应用313本文主要研究内容32SYSTEMVIEW软件介绍421SYSTEMVIEW简介422SYSTEMVIEW图符库简介4221基本库4222专业库5223自定义库523本文涉及的图符详细介绍5231基本库5232专业库73编译码系统设计方案931编码器设计方案9311四连“0”检测器10312“V”码产生器10313“B”码产生器10314AMI编码器1132译码器设计方案124仿真实验及结果分析1441编码器部分14411编码器电路14412编码器仿真波形及分析16421译码器电路21422译码器仿真波形及分析225结束语27致谢28摘要在实际数字通信中，经常需要在数字通信设备之间通过同轴电缆或其他有线传输媒介来传输数字基带信号。通常采用的线路码型有AMI码（双极性传号交替反转码）和HDB3码（三阶高密度双极性码）等。本文重点讨论HDB3码的编译码功能实现。本文根据HDB3码的编译码规则，给出了HDB3码的编码器和译码器的设计方案（其中编码器包括四连“0”检测、“V”码生成、“B”码生成和AMI编码四个模块），借助SYSTEMVIEW仿真软件平台构建了仿真实验系统，进行仿真实验，并对实验结果做了详细分析。SYSTEMVIEW仿真软件功能十分强大，包含内容也较多，本文仅对软件功能做简要介绍，在实验系统中涉及的图符，文中给出了详细的功能说明和参数设置说明。仿真结果表明，HDB3码的编码器和译码器设计正确，电路实现较为简便，整个系统的时延较小，HDB3码的频谱结构符合数字通信传输码型的要求。关键字HDB3码；SYSTEMVIEW；编译码ABSTRACTINTHEDIGITALCOMMUNICATIONS,ACTUALLY,DIGITALBASEBANDSIGNALSHOULDBETRANSMITTEDBETWEENCOMMUNICATIONEQUIPMENTSBYCOAXIALCABLEOROTHERTRANSMISSIONMEDIUMTHECODESUSUALLYUSEDAREAMI,HDB3ANDSOONTHISPAPERWILLDISCUSSTHEDESIGNANDIMPLEMENTOFCODECOFHDB3BASEDONRULESOFHDB3,HDB3CODECDESIGNWILLBEGIVENTHEREAREFOURMODULESINENCODER,NAMELY,DETECTIONOFFOUR0SEQUENCEINSOURCEINFORMATION,GENERATOROF“V”,VIOLATIONOFTHEAMIRULE,GENERATOROF“B”,OBEYINGTHEAMIRULE,ANDAMIENCODERWITHTHEHELPOFSYSTEMVIEWSOFTWARE,CODECSYSTEMWILLBECONSTRUCTED,ANDTHERESULTWILLBEANALYZEDTHESOFTWARE,SYSTEMVIEW,ISVERYSTRONGINFUNCTION,WITHMUCHCONTENTTHEBRIEFINTRODUCEWILLBEGIVEN,ANDTHEBUTTONREFERREDTOINTHEHDB3CODECSYSTEMDESCRIBEDDETAILEDLY,INCLUDINGITSFUNCTIONANDPARAMETERSTHERESULTDEMONSTRATESTHEVALIDITYOFHDB3CODECDESIGNINADDITION,THESYSTEMISNOTCOMPLICATEDINCIRCUITANDLITTLEINTIMEDELAYMOREOVER,THESPECTRUMISCORRESPONDEDTOREQUIREMENTSOFDIGITALCOMMUNICATIONCODESKEYWORDSHDB3CODESYSTEMVIEWCODEC引言数字通信系统中，数字信源的输出通常是采用单极性不归零码表示，这种信号不但含有直流分量，而且低频成分也极其丰富，不适合在低频特性不好的信道中传输，接收端位定时信号也不便从中直接提取。随着数字通信的发展，人们先后提出了许多适合线路传输的码型。HDB3码是AMI码的改进形式。AMI码无直流，低频成分很少，符合基带系统的要求。但当信息序列中连“0”较多时，AMI码编码输出为0，这样接受端难以从接收到的信号中提取位定时信号。HDB3码就是克服了这一问题的一种码型，在实际中有着广泛的应用，是CCITTG703推荐的PCM基群、二次群和三次群的数字传输接口码型。HDB3码虽然采用的是双极性归零码型，但由于码元之间引入了相关性，频谱结构得到优化，主瓣宽度与不归零码型相同。本文给出了HDB3码的编码器和译码器的设计，并通过仿真验证了设计的正确性，以及HDB3码作为数字通信系统常用线路码的优越性，总共分为五章第一章为绪论，介绍了HDB3码的理论基础；第二章为SYSTEMVIEW软件介绍，给出了该软件整体的简要介绍，以及HDB3编译码仿真所涉及的图符的详细介绍；第三章为编译码系统设计方案，对编码器和译码器两个模块分别进行阐述；第四章为仿真结果及分析，给出仿真过程中个关键点的波形图和频谱图，并对仿真结果做出分析；第五章为结束语，对HDB3编译码系统的设计方案和仿真结果做总结和归纳。1绪论11课题背景及研究意义数字脉冲调制的方法有三种脉冲幅度调制（PAM）、脉冲位置调制（PPM）和脉冲宽度调制（PDM）。由于脉冲幅度调制的频带利用率高，所以数字PAM信号特别使用在限带基带信道中传输。常用的数字PAM信号波形（码型）有单极性不归零码（NRZ）、双极性不归零码、单极性归零码（RZ）、双极性归零码、差分码（又名相对码）和多电平的PAM信号波形（MPAM）。线路码，又称调制码或传输码，是在数字基带传输中，对所要传输的不相关序列进行相关编码，用来控制编码后的数字基带信号波形的功率谱形状，以适应在基带信道中传输的要求。由于在基带信道传输时，不同传输媒介具有不同的传输特性，所以需要使用不同的接口线路码型，这在国际上有统一规定。为了匹配于基带信道传输媒介的传输特性，并考虑到在收端提取时钟方便，希望所设计的线路码型应具有以下的特性（1）线路码的功率谱密度特性匹配于基带信道的频率特性。（2）减少线路码频谱中的高频分量。尽量减少线路码频谱中的高频成分，使得线路码的带宽比基带信道带宽窄得多，这样一方面可节省传输频带，另一方面也可使得在传输时不致引起码间干扰。综合上述两点，一般要求线路码的功率谱不应含有离散的直流分量，并尽量减小低频分量及高频分量。（3）便于从接收端的线路码中提取符号同步信号。为便于在接受端从收到的线路码中提取符号同步信号（即时钟分量），一方面要求线路码经简单的非线性变换后能产生离散的时钟分量，可从中提取时钟；另一方面希望从线路码提取的离散时钟分量尽量不受信源所产生数字符号的统计特性的影响，即使在信源输出符号中出现长串连“0”或连“1”码时，仍能从线路码中恢复时钟。（4）减少误码扩散。对某些线路码型，由于信道传输产生的单个误码会导致译码输出出现多个错误，称此现象为误码扩散，希望误码扩散越少越好。（5）便于误码监测。要求在基带传输中具有内在的检错能力，可检测出基带信号码流中错误的信号状态。（6）尽量提高线路码型的编码效率。本文所要讨论的HDB3码就是常用的线路码的一种，采用双极性不归零码型。12HDB3码的应用CCITT建议，HDB3码为PCM系统欧洲系列时分多路数字复接一次群2048MBIT/S、二次群8448MBIT/S、三次群34368MBIT/S的线路接口码型。HDB3码具有以下特点（1）无直流分量、低频分量小。（2）连0串不会超过3个，对定时信号的恢复十分有利。（3）编码复杂，但译码简单。鉴于HDB3码的优点，它在实际通信系统中应用十分广泛。例如，某数字微波通信设备输出的2048MBIT/S单极性不归零码序列需要通过同轴电缆传向相隔几千米远的另一个数字终端复用设备。由于单极性不归零码序列的功率谱中含有离散的直流分量及很低的频率成分，与同轴电缆的传输要求（由于均衡与屏蔽的困难，不使用低于60KHZ的频率）不相符，所以该码型不适宜在电缆中传输。为此，国际上有规定，在数字通信设备之间传输2048MBIT/S数据的接口码型为HDB3码。因而，需将该数字微波通信设备输出的2048MBIT/S单极性不归零码变换成HDB3码，然后再通过电缆传输至远处的数字终端复用设备，而此数字复用终端设备在收到HDB3码后，立即设法从传来的HDB3码中提取出符号同步信号（即时钟分量），再将HDB3码型变换为单极性不归零码序列，这样就完成了远距离的数字基带传输。13本文主要研究内容如上所述，HDB3码特点符合线路码选码要求，适合实际应用。本课题研究的主要内容是基于SYSTEMVIEW仿真平台的HDB3码编码器和译码器的设计和实现，得到预期仿真结果，再对结果进行分析，探讨HDB3采用码型的优点，以及HDB3码作为线路码的优点。2SYSTEMVIEW软件介绍21SYSTEMVIEW简介SYSTEMVIEW是一个信号级的系统仿真软件，主要用于电路与通信系统的设计、仿真，是一个强有力的动态系统分析工具，能满足从数字信号处理、滤波器设计、直到复杂的通信系统等不同层次的设计、仿真要求。SYSTEMVIEW以模块化和交互式的界面，在大家熟悉的WINDOWS窗口环境下，为用户提供了一个嵌入式的分析引擎。使用SYSTEMVIEW，只需关心项目的设计思想和过程，而不必花费大量的时间去编程建立系统仿真模型。用户只需使用鼠标点击图标即可完成复杂系统的建模、设计和测试，而不必学习复杂的计算机程序编程，也不必担心程序中是否存在编程错误。SYSTEMVIEW仿真系统有以下特点1、能仿真大量的应用系统2、快速方便的动态系统设计和仿真3、在报告中方便地加入SYSTEMVIEW的结论4、提供基于组织结构图方式的设计5、多速率系统和并行系统6、完备的滤波器和线性系统设计7、先进的信号分析和数据块处理8、可扩展性9、完善的自我诊断功能SYSTEMVIEW软件虽小，但功能强大，使用方便，是迄今为止专用于动态系统仿真的优秀软件，特别是在通信系统分析和设计领域具有广阔的应用前景。22SYSTEMVIEW图符库简介SYSTEMVIEW的图符库是进行仿真的基本单元，可分为基本库（MAINLIBRARIES）、专业库（OPTIONALLIBRARIES）以及自定义库（CUSTOMLIBRARIES）三种。基本库与专业库之间由“库选择”按钮进行切换，而扩展库则要由定义库听过动态链接库（DLL）加载进来。221基本库SYSTEMVIEW的基本库包括信号源库（SOURCE）、子系统库（METASYSTEM）、加法器（ADDER）、子系统输入/输出端口（METAI/O）、算字库（OPERATOR）、库函数（FUNCTION）、乘法器（MULTIPLIER）、信号接收器库（SINK）等，为系统仿真提供最基本的工具。其中仔细痛苦不属于SYSTEMVIEW所提供的范围，其内容要由用户自己创建；子系统输入/输出端口只能够包含两个图符，用于设置子系统与系统与系统其它部分连接时的输入/输出端口，实际在创建子系统时可自动调用，无需用户选择。加法器库和乘法器库中各只有一个图符，其功能是完成几个输入信号的加法和乘法运算，这样，基本库实际上由信号源库、算子库、函数库和信号接收器库组成。222专业库除了基本库以外，SYSTEMVIEW的专业库提供可选择的能够增加核心库功能的用于特殊应用的库。使用专业库中的图符，SYSTEMVIEW就可以方便地进行各种复杂的系统仿真，更能发挥SYSTEMVIEW信号级系统设计的特点。SYSTEMVIEW的专业库包括有通信库（COMMUNICATIONLIBRARY）、DSP库（DSPLIBRARY）、逻辑库（LOGICLIBRARY）、射频/模拟库（RF/ANALOGLIBRARY）和MLINK应用。它们分别用于基本通信系统的仿真、DSP系统的仿真、逻辑模拟、无线通信系统射频模块的仿真与科学计算软件MATLAB的链接。223自定义库当SYSTEMVIEW丰富的图符库资源不能完全满足用户的需要时，SYSTEMVIEW还提供了自定义库“USERCODELIBRARY”功能，为系统设计人员提供了更加灵活的设计手段。23本文涉及的图符详细介绍本课题是基于SYSTEMVIEW50版本实现HDB3码编译码系统的仿真的，本节将给出在该软件版本下，后续的HDB3码编译码系统仿真中所涉及到的图符库和图符，以便于查询和应用。231基本库仿真时所用到的基本库中的图符或库如下所示信源库子系统加法器操作库函数库信宿库接下来按上述顺序给出部分图符或库的使用方法。信源库。双击信源库图标，弹出对话框如图21所示。图21信源库对话框选择PERIODIC中的PULSETRAIN进行参数设置，可以得到时钟信号；选择NOISE/PN中的PNSEQ进行参数设置，可以得到随机序列；选择APERIODIC中的STEPFCT进行参数设置，可以得到阶跃信号。子系统图符。在HDB3码的编译码系统仿真中，搭建并调试成功编码系统，进行译码系统搭建和调试时，编码系统就不需要再动，为使界面美观，且观察、调试译码系统更加方便，可以把编码系统用子系统图符表示。选定待建子系统中所包含的所有图符及其连接，单击鼠标右键，选择“CREATEMETASYSTEM”，即可完成子系统的创建。子系统以一个图符体现出来，该图符与SYSTEMVIEW所提供的其他图符形状相同。操作库。双击操作库图符，弹出对话框如图22所示。图22操作库对话框选择LOGIC中的COMPARE进行参数设置，实现数据比较器功能；选择DELAYS中的DELAY进行参数设置，实现时延功能。函数库。双击函数库图符，弹出对话框如图23所示。图23函数库对话框选择NONLINEAR中的RECTIFY可以实现全波整流功能。信宿库。双击信宿库图符，弹出对话框如图24所示。图24信宿库对话框选择ANALYSIS中的ANALYSIS可以实现波形显示功能。这是进行波形分析时最常用的图符。232专业库在专业库中，仿真用到的只有逻辑库中的图符，逻辑库的标识图为。双击逻辑库图符，弹出对话框如图25所示。图25逻辑库对话框选择GATES/BUFFERS中的AND、INVERT、NOR和OR进行参数设置，分别可实现与、非、或非和或的功能；选择FF/LATCH/REG中的SHFT8IN进行参数设置，可实现最多8位移位寄存器的功能，HDB3码译码器利用该器件实现五位移位寄存器功能；选择COUNTERS中的CNTR4进行参数设置，可实现四位输入的计数器功能；选择MIXEDSIGNAL中的SPDT进行参数设置，可实现单刀双掷开关，即数据选择器的作用；选择DEVICES/PARTS中的ONESHOT进行参数设置，可实现单稳态触发器功能。3编译码系统设计方案31编码器设计方案HDB3码是AMI码的改进形式。AMI码的编码规则很简单，可概括为“一变零不变，正负交替换”，这种编码规则虽然解决了信源输出码型存在直流分量和低频分量的问题，但当信息序列中连“0”较多时，接收端难以从接受信号中提取定时信号，HDB3码克服了AMI码的这一问题，其编码原理如下先将信息符号中的“1”交替变换为1与1，然后去检查它的连“0”串情况，当出现4个以上连“0”串时，则将每4个连“0”小段的第4个“0”变换成与前一非0符号（1或1）同极性的符号，显然，这样会破坏“极性交替反转”的规律。该符号被称为破坏符号，用V符号表示（即1记为V，1记为V）。为使附加V符号后的序列不破坏“极性交替反转”造成的无直流特性，还必须保证相邻V符号也应极性交替。当相邻V符号之间有奇数个非0符号时，就用取代节“000V”（V符号取1或1）来取代4个连“0”；当相邻V符号之间有偶数个非0符号时，则用“B00V”取代节代替4个连“0”，而B符号的极性与前一非0符号服从极性相反（以1记为B，1记为B）。值得注意的是让该B符号后面的非0符号从V符号开始再交替反转极性。下面以100001000011000011为例，说明HDB3编码的具体方法，见表31。表31HDB3编码过程输入信息100001000011000011V码000010000100000100B码000000000000100000B码信息合路100001000011100011HDB3码100011000111100111图31HDB3码编码器原理框图根据HDB3码编码原理设计的编码器原理图如图31所示。HDB3码编码器硬件电路设计应该包含四个模块四连“0”检测器、“V”码产生信源四连“0”检测器产生V码产生B码合路AMI码编码器AMI码编码器合路HDB3码输出器、“B”码产生器和AMI码编码器。本节就此四个模块的设计分别进行阐述。311四连“0”检测器四连“0”检测是判断是否产生“V”码和“B”码的关键所在，用计数器和逻辑电路来设计四连“0”检测电路原理图如图32所示。计数器的时钟周期等于码元宽度。或非门的逻辑是一真则假，清零端MR低电平有效。当输入信息为“1”时，计数器的清零端有效，计数器处于清零状态；当输入信息中出现连“0”时，计数器处于计数状态，每输入一个“0”码，计数器加1，输入端连续输入四个“0”码，则计数器的输出端Q2输出“1”，该状态一方面反馈至计数器清零控制端通过和信息序列进行或非运算使计数器清零，另一方面作为四连“0”检测信号输出到后续的“V”码产生器。图32四连“0”检测电路原理框图312“V”码产生器“V”码产生器由一个单稳态触发器构成，原理图如图33所示。当输入的四连“0”检测信号跳变为“1”时，单稳态触发器产生一个宽度和码元宽度相同的脉冲信号。单稳态触发器的输出一方面是“V”码序列，另一方面输入到后续的“B”码产生器。图33“V”码产生电路原理框图313“B”码产生器由HDB3编码规则可知，四连“0”的取代节可能是“000V”，也可能是“B00V”，具体用哪个取代节去代替，要看它之前的取代节后的“1”码的个数，当“1”码个数为偶数时，用“B00V”代替，当“1”码个数为奇数时，则用“000V”代替。之前已经生成了“V”码序列，“B”码序列的生成只需选择性的输出“V”码脉冲当取代节不需要“B”码时，选择输出“0”，需要时选择输出“V”码脉冲，就可得到“B”码序列。因此，“B”码产生器中计数器的作用就是对每个取代节后的“1”码个数的奇偶进行统计，统计结果作为数据选择器的控制信号。“B”码产生器电路原理图如图34CLK计数器MRQ2或非门时钟输入信息序列输入连“0”组检测输出单稳态触发器四连“0”检测信号“V”码序列输出所示。图34“B”码产生电路原理框图信息序列为单极性不归零码，要统计输入信息中“1”个数，需要先将单极性不归零码变换为单极性归零码，作为时钟信号输入。数据选择器的两路数据分别为“V”码序列和“0”电平。计数器的输出Q0，即计数器的最低位，具有奇偶判别功能，用Q0的输出信号控制数据选择器，当“1”的个数为奇数时Q0输出“1”，数据选择器输出“V”码序列；当“1”的个数为偶数时Q0输出为“0”，数据选择器输出“0”电平。时延后的“V”码序列每输入一个“1”，计数器清零。314AMI编码器图35AMI码编码电路原理框图AMI码的编码方法是将输入编码器的二进制信息符号“0”编为AMI码的“0”符号；将二进制信息符号“1”编为交替出现的“1”和“1”AMI码。AMI码编码器电路原理图如图35所示。单极性归零符号序列一方面作为计数器的时钟信号，统计输入序列中符号“1”的个数，另一方面控制两个单稳态触发器产生脉冲，这两个单稳态触发器的脉冲电平分别为“1”和“1”，实现了单极性到双极性的变换，单稳态触发器的脉冲宽度为信息序列码元宽度的一半，实现了不归零码到归零码的码型转换。计数器的输出Q0控制数据选择器。当Q0为“1”时，输入的信息序列中，当前输入CLK计数器MRQ0码型变换时延13码元2/1数据选择器0信息序列输入“V”码序列“B”码序列输出CLK计数器Q02/1数据选择器单稳态触发器1单稳态触发器1单极性归零序列输入AMI码编码输出的符号“1”为第奇数个，数据选择器输出“1”；当Q0为“1”时，输入的信息序列中，当前输入的符号“1”为第偶数个，数据选择器输出“1”。默认输入信息序列的前一个非零符号编码为“1”。32译码器设计方案HDB3码的译码规则比较简单。首先，接收端将“10001”、“10001”、“1001”和“1001”这四种特殊序列依次恢复为“10000”、“10000”、“0000”和“0000”；然后将1、1均恢复为1即可。译码部分主要由组合逻辑电路实现，原理图如图36所示。图36HDB3码译码器原理框图先将HDB3码按“1”和“1”分为两路单极性信号。当1分路（1分路）信号检测出“10001”或“1001”，同时1分路（1分路）信号检测出“0000”时，则可确定检测到特殊序列，或门输出变为1，单稳态触发器产生宽度为四个码元宽度的脉冲，传号用“0”表示，空号用“1”表示。分析时序可知，或门输出变为1之前紧邻的四个码元正是编码序列中特殊序列需要译码为0的符号，HDB3码经过全波整流、时延四个码元的处理后与单稳态触发器的输出序列做乘运算，即可恢复不归零二进制序列。由于两路的检测过程完全相同，下面就其一路信号给出“10001”、“1001”和“0000”检测门电路的逻辑表达式，记五位移位寄存器的输出分别为A、B、C、D、E。记“10001”检测器的输出为F1，则（31）双/单变换五位移位寄存器五位移位寄存器“10001”检测“1001”检测“0000”检测“10001”检测“1001”检测“0000”检测组合逻辑组合逻辑单稳态触发器乘法器时延或门码型变换归零HDB3码不归零HDB3码二进制译码输出全波整流EDCBAF1记“1001”检测器的输出为F2，则（32）记“0000”检测器的输出为F3，则（33）特殊序列检测完毕后，还需对这对六路检测结果进行组合逻辑运算，作为单稳态触发器的输入信号，记该信号为F4。同时记1分路的检测结果为F1UP、F2UP、F3UP，1分路的检测结果为F1DOWN，F2DOWN，F3DOWN以示区别，则（34）DCBAF23UPFDOWNFDOWNUPF32132144仿真实验及结果分析本章将根据前述原理和设计思路，给出利用SYSTEMVIEW仿真系统构建的系统电路图、和各关键点的仿真波形图，并对波形进行深入分析。同时，为了便于理解整个系统的时序逻辑，还将给出一些重要参数的设置。仿真时设置二进制信息速率为1000BPS。系统的时间设置采样频率为100000HZ，采样点数为10000。系统电路图如图41所示。图41HDB3码编译码系统仿真电路图下面就编码和译码两个大模块给出详细分析。41编码器部分411编码器电路基于SYSTEMVIEW仿真系统构建编码器电路图如图42所示。仿真过程中的关键图符参数设置如表41所列。图42编码器仿真电路图表41HDB3码编码仿真关键图符参数图符编号库/图符名称参数设置3SOURCEPNSEQAMP05V，OFFSET05V，FREQ1000HZ1、15、34、43、52SOURCESTEPFCTAMP1V10、18、39、49SOURCEPULSETRAINAMP1V，FREQ1000HZ，PULSEWIDTH00005S9LOGICNORTHRESHOLD05V，TRUEOUTPUT1V0、31、42、51LOGICCNTR4THRESHOLD05V，TRUEOUTPUT1V13LOGICONESHOTTHRESHOLD05V，PULSEWIDTH0001S，TRUEOUTPUT1V46、55LOGICONESHOTTHRESHOLD05V，PULSEWIDTH00005S，TRUEOUTPUT1V图符编号库/图符名称参数设置45、54LOGICONESHOTTHRESHOLD05V，PULSEWIDTH00005S，TRUEOUTPUT1V19、40、50OPERATORANDTHRESHOLD05V，TRUEOUTPUT1V30OPERATORDALEYDALEYTYPEINTERPOLATINGDALEY0004S35OPERATORDALEYDALEYTYPEINTERPOLATINGDALEY0001S（可在0001至0003之间任意取值）59OPERATORDALEYDALEYTYPEINTERPOLATINGDALEY0003S21、47、56LOGICSPDTCTRLTHRESH05V412编码器仿真波形及分析图43信息序列波形由图43可以得到信息序列波形对应的二进制序列是0110000011010100001010101100100101001000011100000110000100000000111100101110111111010101101000011100本章的仿真分析都是基于该信息序列给出的，后续提及信息序列均指该序列，为避免重复，将不再列出该二进制序列串。时钟信号波形如图44所示，作为波形参照。随后，将按仿真执行顺序给出关键点的波形及对应的二进制序列串（便于对照），并对波形（对应的二进制序列）做详细分析。图44时钟信号波形图45“V”码序列波形由图45可知，“V”码序列波形对应的二进制序列是0000000100000000001000000000000000000000010000001000000100001000100000000000000000000000000000010000图46“B”码序列波形由图46可知，“B”码序列波形对应的二进制序列是0000000100000000001000000000000000000000000000000000000100000000100000000000000000000000000000000000由图43和图45可见，每从信息序列中检测出四个连“0”，在第四个“0”码结束时产生一个和码元宽度相同的“V”码脉冲。统计每个“V”码脉冲之间信息序列中“1”的个数第一个“V”码之前有2个“1”，第一个“V”码和第二个“V”码之间有4个“1”，第二个“V”码和第三个“V”码之间有9个“1”，第三个“V”码和第四个“V”码之间有3个“1”，第四个“V”码和第五个“V”码之间有2个“1”，第五个“V”码和第六个“V”码之间有1个“1”，第六个“V”码和第七个“V”码之间有0个“1”，第七个“V”码和第八个“V”码之间有19个“1”。根据编码规则，第一、二、五、七个特殊序列的“V”码均有“B”码与之对应，而第三、四、六、八个特殊序列只有“V”码，检查图46所示的“B”码序列，可知“V”码和“B”码的产生都符合编码规则。因为HDB3码四连“0”检测时相邻码元的关联性，对于信息序列而言，“V”码序列有一个码元的时延，“B”码序列有四个码元的时延。为使信息序列、“V”码序列和“B”码序列同步，需要给信息序列加四个码元的时延，给“V”码序列加三个码元的时延。所以最后的编码结果将会有四个码元的时延。图47信息时延四个码元与“B”码合路序列波形由图47可知，信息序列时延四个码元与“B”码序列合路波形对应的二进制序列是0000011100001101011000101010110010010100100001110000011100010000100011110010111011111101010110100001图48信息时延四个码元与“B”码合路序列AMI码编码波形由图48可知，信息时延四个码元与“B”码合路序列的AMI编码波形（采用双极性归零码型）对应的序列是0000011100001101011000101010110010010100100001110000011100010000100011110010111011111101010110100001容易验证，信息序列时延四个码元后与“B”码序列合路后序列的AMI码编码序列中，“0”码未变，“1”码交替编为“1”、“1”。根据AMI码的编码规则，编码正确。对“V”序列进行AMI编码的过程与此相同，在此不做单独分析。需要说明的是，信息序列时延四个码元后与“B”码序列合路后序列和“V”码序列在进行AMI码编码时都默认第一个传号编码为“1”，以保证后续合路的正确性。图49时延四个码元的信息序列波形由图49可知，时延四个码元的信息序列波形对应的二进制序列是0000011000001101010000101010110010010100100001110000011000010000000011110010111011111101010110100001图410HDB3码编码输出序列波形（双极性归零码）由图410可知，HDB3码编码序列波形对应的序列是0000011100101101011001101010110010010100100011110001011100110001100111110010111011111101010110100011检查HDB3码编码的正确性时可从以下两点考虑（1）检查“V”符号。是否每四个连“0”串的第四个“0”换成“V”符号；“V”符号的极性是否与前一非0符号同极性；相邻“V”符号的极性应符合交替反转规律。（2）将已编HDB3码中的“V”符号暂时取下，然后观察剩下码字（含“B”符号）是否符合正负极性交替规律。根据这两点，观察仿真图并分析波形所表示出的信息序列与HDB3码可知，仿真输出的HDB3码符合编码规则。从时域波形图来看，HDB3编码采用的双极性归零码本身携带有定时信息，在接受端很容易提取时钟信号；而信源采用的单极性不归零码不存在这一优势。从频谱来看，单极性不归零码的频谱，主瓣宽度等于二进制码流的比特速率（记作RB），存在直流分量和低频分量，不适合长距离传输；双极性归零的HDB3码由于相邻码元之间引入了相关性，改善了频谱结构，但主瓣宽度仍为RB，无直流分量，少低频分量，适合长距离传输。两种码型的频谱图如下所示。图411单极性不归零的信源序列的频谱图图412双极性归零的HDB3码的频谱图总而言之，HDB3码编码采用双极性归零码型，不但消除了直流分量，而且为接收端从时域提取定时信号提供的方便，具有很好的实用价值。42译码器部分421译码器电路基于SYSTEMVIEW仿真系统构建译码器电路图如图412所示。仿真过程中的关键图符参数设置如表42所示。图412译码器仿真电路图表42HDB3码译码仿真关键图符参数图符编号库/图符名称参数设置69、73、109、131SOURCESTEPFCTAMP1V74、110SOURCEPULSETRAINAMP1V，FREQ1000HZ，PULSEWIDTH00005S65、71OPERATORCOMPARESELECTCOMPARISONAB，TRUEOUTPUT1V62LOGICONESHOTTHRESHOLD05V，PULSEWIDTH0001S，TRUEOUTPUT1V63LOGICONESHOTTHRESHOLD05V，PULSEWIDTH0001S，图符编号库/图符名称参数设置TRUEOUTPUT1V130LOGICONESHOTTHRESHOLD05V，PULSEWIDTH0004S，TRUEOUTPUT1V72、108LOGICSHFT8INTHRESHOLD05V，TRUEOUTPUT1V75、78、84、86、111、114、116、118、125、126、133LOGICANDTHRESHOLD05V，TRUEOUTPUT1V76、89、112、120、123、124、127LOGICORTHRESHOLD05V，TRUEOUTPUT1V77、79、113、121LOGICNORTHRESHOLD05V，TRUEOUTPUT1V85、117LOGICINVERTTHRESHOLD05V，TRUEOUTPUT1V132OPERATORDALEYDALEYTYPEINTERPOLATINGDALEY0004S135FUNTIONRECTIFY136METASYS3SOURCEPNSEQAMP05V，OFFSET05V，FREQ1000HZ422译码器仿真波形及分析按照第三章阐述的设计思路，译码前先要将HDB3码序列按照“1”和“1”分为两路，然后分别进行“10001”、“1001”和“0000”这三个序列的检测。HDB3码编码波形参见上节，此处不再给出。1序列分路和1序列分路的波形图分别如图413和图414。图4131序列分路波形由图413可知，1分路序列波形对应的二进制序列是0000010100100100010000100010010000010000100010100000010100100000100101010000101001010100010010000001图4141序列分路波形由图414可知，1分路序列波形对应的二进制序列是0000001000001001001001001000100010000100000001010001001000010001000010100010010010101001000100100010由第三章的叙述和公式34可知，译码时，要确定一个四连“0”序列，需要满足下列情况之一（1）1分路检测到“10001”或“1001”，同时1分路检测到“0000”；（2）1分路检测到“10001”或“1001”，同时1分路检测到“0000”。下面就情况（1）给出分析。首先给出情况（1）所涉及的三路检测信号波形图4151分路“10001”检测序列由图415可知，1分路“10001”检测波形对应的二进制序列是0000000000000000001000000001000000000000000001000000000000000000000000000000000000000000001000000000由图416可知，1分路“1001”检测波形对应的二进制序列是0000000000010010000000000000001000000000000000000000000000010000000010000000000000100000000001000000图4161分路“1001”检测序列图4171分路“0000”检测序列由图417可知，1分路“0000”检测波形对应的二进制序列是11111110000110000000000000000000000001000011110000000000000100000000100000000000000000000000000000001分路检测到“10001”或“1001”，同时1分路检测到“0000”时，三路信息的组合逻辑为真，随即同时产生一个与码元宽度相同的检测脉冲，表示1分路检测到的“10001”或“1001”正是一个代表四连“0”串的特殊序列。情况（2）的检测过程、四连“0”串确定情况（1）完全相同，在此不做赘述。为便于验证四连“0”检测脉冲输出的正确性，只给出情况（2）所涉及的三路检测信号波形及其对应的二进制序列串图4181分路“10001”检测序列由图418可知，1分路“10001”检测波形对应的二进制序列是0000000000000000000000000000010001000000000000000000100000000000100000000001000000000000000010000001图4191分路“1001”检测序列由图419可知，1分路“1001”检测波形对应的二进制序列是0000000000000000100100100100000000000000000000000000000100000000000000000000001001000000100000010000图4201分路“0000”检测序列由图420可知，1分路“0000”检测波形对应的二进制序列是1111110000000000000000100000000000110000100000000001110000000001100000000000100000000000000000000111在任意时刻，情况（1）和情况（2）只可能有一种发生，综合两种情况得到四连“0”检测脉冲序列，如图420所示图420四连“0”检测序列波形由图420可知，四连“0”检测脉冲输出波形对应的二进制序列是0000000000010000000000100000000000000000000001000000100000010000100010000000000000000000000000000001根据编码规则可知，特殊序列“10001”应译为“10000”，“1001”应译为“0000”，分析波形时序可知，四连“0”串的位置恰是该脉冲前紧邻的四个码元，只需对脉冲前四个码元执行清零即可。四连“0”检测序列产生一个检测脉冲，相应地，单稳态触发器就产生一个宽度为四个码元宽度的清零脉冲，该脉冲序列传号用“0”表示，空号用“1”表示。考虑到整个译码的时序，先将HDB3码序列全波整流后延时四个码元，再与单稳态触发器产生的脉冲序列做与运算，译码完成，译码输出波形如图421所示。图421译码输出序列波形由图421可知，译码输出波形对应的二进制序列是0000000001100000110101000010101011001001010010000111000001100001000000001111001011101111110101011010译码序列与输入的HDB3码序列相比，有四个码元的时延，与源信息序列相比，有八个码元的时延。5结束语HDB3码是线路码中十分重要的一种，在数字基带传输系统中起着举足轻重的作用，特别是在同轴电缆中进行近距离传输时。本文根据HDB3编译码规则，给出了一种可行的编译码器设计方案，并就信源采用的单极性不归零码型与HDB3码采用的双极性归零码型两者的频谱做的比较。总而言之（1）本文所述的编译码器设计方案，在选择搭建系统所需的逻辑器件时，器件种类尽量少，减少了实际应用的复杂性；（2）实现译码器功能时，清零过程直接对的HDB3码进行，延时四个码元，整个系统时延较小，只有八个码元；（3）通过频谱比较，验证了HDB3码更适合作为线路码的结论。由于本文的设计是在理想条件下提出的，没有考虑传输过程中信道特性、码间串扰等的影响，接收端也没有做相关的误码检测，从这方面考虑，整个系统还不是很完善，离实际应用还有一定的距离。致谢本论文是在党薇老师的悉心指导和亲切关怀下完成的，感谢导师党薇讲师为本课题提供了很好的科研平台，并从研究方向的确定、论文的选题、技术线路确定、实验研究、论文修改及定稿等每个环节否给予了悉心指导。导师渊博的学识、敏锐的洞察力、富有创新的学术思想，为我的研究指明了方向；导师一丝不苟的治学态度、严谨求实的科学精神，时刻鞭策着我在工作和学习中谦虚勤奋、努力工作；导师平易近人的工作作风、优秀的人格魅力，使我受益终身，是学生一生学习的楷模。在论文结束之际，谨向导师党薇讲师致以衷心的感谢和深深的敬意感谢西安邮电学院多年来的培养，感谢课题组的杨洁老师、石晓娟老师、刘晓慧老师、杨辉老师、和煦老师。感谢毕设过程中给我以帮助的同学。感谢参与论文评审的各位老师。参考文献1周炯磐,庞沁华,续大我,吴伟陵,杨鸿文通信原理第三版M北京北京邮电大学出版社,2008,1131312樊昌信,曹丽娜通信原理第6版M北京国防工业出版社,2007,1321443王毓银数字电路逻辑设计脉冲与数字电路第三版M北京高等教育出版社,1999,1932004冯玉涛通信系统仿真M北京高等教育出版社,2009,1695TAMOORE,BE,MENGSCDIGITALTRANSMISSIONCODESPROPERTIESOFHDB3ANDRELATEDTERNARYCODESWITHREFERENCETOBROADCASTSIGNALDISTRIBUTIONJTHEINSTITUTIONOFELECTRONICANDRADIOENGINEERS,19744214276黄葆华,吕晶基于SYSTEMVIEW的HDB3码编码器实验设计J实验室研究与探索2008年4月第27卷第4期27307黄葆华,吕晶基于SYSTEMVIEW的HDB3码译码器实验设计J实验室研究与探索2010年7月第29卷第7期1231268陶为戈,钱志文基于SYSTEMVIEW的HDB3编解码仿真系统J电气电子教学学报2005年6月第24卷第3期54569ZHANGCHANGSEN,XUQIADESIGNOFHDB3CODECBASEDONFPGAJIEEE2010757810CROISIER,ACOMPATIBLEHIGHDENSITYBIPOLARCODESANUNRESTRICTEDTRANSMISSIONPLANFORPCMCARRIERSJIEEETRANS,ONCOMMUNICATIONTECHNOLOGY,COM18JUNE1970265268西安邮电学院毕业设计论文任务书学生姓名刘瑶指导教师党薇职称讲师院系通信与信息工程学院专业通信工程题目基于SYSTEMVIEW的HDB3编解码仿真系统任务与要求1熟悉SYSTEMVIEW仿真软件。2研究HDB3编解码系统的基本原理。3提出HDB3编解码系统的设计方案。4用SYSTEMVIEW软件进行仿真。5对仿真结果进行分析。开始日期2011年1月3日完成日期2011年6月10日院长签字2011年1月7日西安邮电学院毕业设计论文工作计划2011年1月3日学生姓名_刘瑶_指导教师_党薇_职称_讲师_院（系）_通信与信息工程学院_专业_通信工程_题目_基于SYSTEMVIEW的HDB3编解码仿真系统_工作进程1月3日至2月27日熟悉SYSTEMVIEW仿真软件。2月28日至3月13日研究HDB3编解码的基本原理。3月14日至3月27日提出设计方案，并形成文档。3月28日至4月17日分析并解决设计时可能遇到的问题4月18日至5月8日完成系统仿真，并对结果进行分析5月9日至5月22日撰写论文，完成论文初稿。5月23日至5月29日完善并修改毕业论文。5月30日至6月10日准备答辩。起止时间工作内容主要参考书目资料1樊昌信,曹丽娜通信原理M北京国防工业出版社200782罗卫兵SYSTEMVIEW动态系统分析及通信系统仿真设计M西安西安电子科技大学出版社200181计算机一台2SYSTEMVIEW仿真平台每周指导一次，主要解答学生问题，指导研究进度，并检查阅读资料笔记和仿真程序。本计划为开题之