[硕士论文精品]基于fpga的dds波形发生器

哈尔滨理T人学T学硕IJ学位论文基于FPGA的DDS双通道波形发生器摘要直接数字频率合成DDS是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件FPGA的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了ALTERA公司的EPLC6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用ALTERA的设计工具QUARTUSLI并结合VERILOGHDL语言，采用硬件编程的方法很好地解决了这一问题。本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EPLC6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些一11,得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。关键词直接数字频率合成；现场可编程门阵列；波形发生器哈尔滨域T大学工学硕士学仪论文DDSDOUBLECHANNELSWAVEFORMGENERATORBASEDONFPGAABSTRACTDIRECTDIGITALFREQUENCYSYNTHESISDDSWASADVANCEDRAPIDLYINEARLYI970SANDHASBEENDEVELOPINGOWINGTOITSENTIRELYDIGITALSTRUCTURE。THEAPPEARANCEOFFIELDPROGRAMMABLEGATESARRAYFPGAHASCHANGEDTHEDESIGNMETHODOFDIGITALELECTRONICALSYSTEMANDPROVIDEDANEWDESGN。MODEL。WITHTHETWOTECHNOLOGIESANDTHEFLEXIBLECONTROLABILITYOFMICROCONTROLLERUNITMCU，WAVEFORMGENERATOR,HASBEENDEVELOPEDTHISDISSERTATIONWILLDESCRIBEITSPROCESSANDCHARACTERISTICSTHEEP1C6Q240C8OFALTERACORPORATIONISCHOSENTODOTHEMAINDIGITALPROCESSINGWORK，WHICHISBASEDONITSLARGESCALEANDHIGHSPEEDTHEAT89C51MCUOFATMELCORPORATIONISCHOSENASACONTROLCHIPINTHISDESIGN，HOWTODESIGNTHEFPGACHIPANDTHEINTERFACEBETWEENTHEFPGAANDTHECONTROLCHIPISTHEDI伍CULTYWITHTHEMETHODOFSOFTWAREANDHARDWAREPROGRAMMING，THEDESIGNUSEDTHESOFTWAREQUARTUSIIANDLANGUAGEVERILOGHDLSOLVESITSUCCESSFULLYINTHISDISSERTATION，THEPRINCIPLEOFDDSANDBASISOFELECTRONICDESIGNAUTOMATIONEDATECHNOLOGYISINTRODUCEDFIRSTLYTHENTHEMASTERCHIPSAREINTRODUEEDTHEYARETHEBASEOFTHEDESIGNTHEPROBLEMSMETINTHEDESIGNAREANALYZEDANDTHEWHOLEFUNCTIONISPARTITIONEDINTOTHREEPARTSMASTERCHIP，FPGADEVICEANDPERIPHERALHARDWARE。THETHREEPARTSAREDESCRIBEDI珏DETAILINDEPENDENTLYTHEFUNCTION，PERFORMANCE，REALIZATION，ANDEXPERIMENTRESULTSAXEINTRODUCEDINDETAILTHROUGHASERIESOFEXPERIMENTSFINALLY,THEDISADVANTAGEANDTHINGSNEEDTOADVANCEAREALSOLISTEDTHROUGHEXPERIMENTS，ITISTESTIFIEDTHATTHEDESIGNMEETSTHEREQUIREMENTPLANEDANDTHEWAYTOUSESOFTWAREANDHARDWAREPROGRAMMINGMETHODANDDDSTECHNOLOGYTOREALIZEDOUBLECHANNELSWAVEFORMGENERATORBYFPGAISAVAIL8BLEKEYWORDSDIRECTDIGITALFREQUENCYSYNTHESIS，FIELDPROGRAMMABLEGATEARRAY，WAVE岛RMGENERATORN哈尔滨理工大学硕士学位论文原创性声明本人郑重声明此处所提交的硕士学位论文基于FPGA的DDS双通道波形发生器，是本人在导师指导下，在哈尔滨理工大学攻读硕士学位期间独立进行研究工作所取得的成果。据本人所知，论文中除已注明部分外不包含他人已发表或撰写过的研究成果。对本文研究工作做出贡献的个人和集体，均己在文中以明确方式注明。本声明的法律结果将完全由本人承担。作者签名刁乏9日期乒口矿彦年牛月弓R哈尔滨理工大学硕士学位论文使用授权书基于FPGA的DDS双通道波形发生器系本人在哈尔滨理工大学攻读硕士学位期间在导师指导下完成的硕士学位论文。本论文的研究成果归哈尔滨理工大学所有，本论文的研究内容不得以其它单位的名义发表。本人完全了解哈尔滨理工大学关于保存、使用学位论文的规定，同意学校保留并向有关部门提交论文和电子版本，允许论文被查阅和借阅。本人授权哈尔滨理工大学可以采用影印、缩印或其他复制手段保存论文，可以公御论文的全部或部分内容。本学位论文属于保密口，在年解密后适用授权书。不保密团请在以上相应方框内打4作者签名导师签名勺趸、多荦三厕日期D谚年够月3NR期驴年乒月歹日哈尔演理T人学T学硕I学位论文11课题背景第1章绪论直接数字频率合成”DIRECTDIGITALSYNTHESIZER，简称DDS技术是种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术囱美国学者JTIERCY，MRADER和B。GOLD于1971年酋次提出，但限于豢时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成VERYLARGESCALEINTEGRATION，简称VLSI、现场可编程门阵歹RJFIELDPROGRAMMABLEGATEARRAY，简称FPGA、复杂可编程器件COMPLEXPROGRAMMABLELOGICDEVICE，简称CPLD等技术的出现以及对DDS理论上的进一步探讨，使得DPS技术得到了飞速的发展。它已广泛应用于通讯【21、雷达131、遥控测试哺1、电子对抗懈。73以及现代化的仪器仪表|8工业等许多领域，如将其与简单电路相结合就可以精确模拟仿真各种信号；DDS可以作为一种理想的调制器，因为DDS可以通过预置相位累加器的初始值来精确控制合成信号的相位从而达到调制的目的；DDS能有效地实现频率精调，它可以在许多锬相环PLL设计中代替多重环路糟3。在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换时间特性与锁相环路的输出频率商、寄生噪音和杂波低的特点有机地结合起来，从而实现更为理想的DDSPLL混合式频率合成技术。综上所述，不论是在生产还是在科研与教学上，波形发生器都是电子工程师信号仿真实验的最佳工具。随着我雷经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，波形发生器己成为测试仪器中至关重要的一类，因此开发波形发生器具有重大意义。传统的波形发生器采用专用芯片，成本高，控制方式不灵活。本设计采掰单片机和FPGA器件褶结合的方法，充分利用单片机灵活的控制、丰富的外设处理能力和FPGA器件的快速性、外设的替代性，采用DDS技术，实现频率、相位可调的波形的输出，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。哙HFE理丁大学T学硕L学位论文12国内外波形发生器的发展现状12。1波形发生器的发展状况波形发生器”州是能够产生大量的标准信号和用户定义信号，并保证高精度、高稳定性、可重复性和易操作性的电子仪器。波形发，土器具有连续的相位变换、和频率稳定性等优点，不仪可以模拟各种复杂信号，还可对频率、幅值、相移、波形进行动态、及时的控制，荠能够与其它仪器进行通讯，组成自动测试系统，因此被广泛用于自动控制系统、震动激励、通讯和仪器仪表领域。在70年代静，信号发生器主要有两类正弦波和脉冲波，焉波形发生器奔于两类之闻，能够提供正弦波、余弦波、方波、三角波、上弦波等几幂中常用标准波形，产生其它波形时，需要采用较复杂的电路和机电结合的方法。这个时期的波形发生器多采用模拟电子技术，磊虽模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点，并且要产生较为复杂的信号波形，则电路结构非常复杂。同时，主要表现为两个突出问题，一是通过电位器的调节来实现输出频率的调节，嚣此很难将频率调到某一固定值；二是脉冲的占空比不可调节。在70年代后，微处理器的出现，可以利用处理器、AD和DA，硬件和软件使波形发生器的功能扩大，产生更加复杂的波形。这时期的波形发生器多以软件为主，实质是采用微处理器对DAC的程序控制，就可以导到各种简单的波形。90年代末，出现几种真正高性能、高价格的波形发生器、但是HP公司推出了型号为HP770S的信号模拟装置系统，它由HP8770A任意波形数字化和HPL776A波形发生软件组成。HP8770A实际上也只能产生8种波形，而且价格昂贵。不久以后，ANALOGIE公司推出了型号为DATA2020的多波形合成器，LECROY公司生产的型号为9100的任意波形发生器等。到了二十一世纪，随着集成电路技术的高速发展，出现了多种工作频率可过GHZ的DDS芯片，同时也推动了波形发生器的发展，2003年，AGILENT的产品33220A能够产生17种波形，最高频率可达到20M，2005年的产品N6030A能够产生高达500MHZ的频率，采样的频率可达125GHZ。由上面的产品可以看出，波形发生器发展很快近几年来，国际上波形发生器技术发展主要体现在以下几个方面1过去由于频率很低应用的范围比较狭小，输出波形频率的提高，使得波盼兔；滨壤T大学丁学续LJ学倥论文形发生器能应用于越来越广的领域。波形发生器软件的开发正使波形数据的输入变得更加方便和容易。波形发生器通常允许用一系列的点、直线和固定的函数段把波形数据存入存储器。同时可以利用一种强有力的数学方程输入方式，复杂的波形可以由凡个比较篱单的公式复合成炉露形式的波形方程的数学表达式产生。2与总线虚拟仪器系统VMEEXTENSIONFORINSTRUMENTATION，简称VXI资源结合。目前，波形发生器耄独立麴台式仪器和适用于个入计算机的捶卡以及新近开发的VXI模块。幽于VXI总线的逐渐成熟和对测量仪器的高要求，在很多领域需要使用VXI系统测量产生复杂的波形，VXI的系统资源提供了明显的优越性，但出于开发VXI模块的周期长，惩且需要专F】的VXI机箱的配套使用，使得波形发生器VXI模块仅限于航空、军事及国防等大型领域。在民用方面，VXL模块远远不如台式仪器更为方便。3随着信息技术蓬勃发展，台式仪器在走了一段下坡路之后，又重新繁荣起来。不过现在新的台式仪器的形态，和几年前的己有很大的不同。这些新代台式仪器具有多种特性，可以执行多种功能。而且外形尺寸与价格，都比过去的类似产品减少了一半。122国内外波形发生器产品比较翠在1978年，由美国WAVETEK公司和嗣本系亚电波工业公司公蠢了最高取样频率为5MHZ，可以形成256点存储长度波形数据，垂直分辨率为8BIT，主要用于振动、医疗、材料等领域的第一代高性能信号源，经过将近30年的发展，斧随着电子元器件、电路、及生产设备的高速化、蔫集成化，波形发生器的性能有了飞速的提高。变得操作越来越简单而输出波形的能力越来越强。波形操作方法的好坏，是由波形发生器控制软件质量保证的，编辑功能增加的越多，波形形成的操L乍性越好。以下给出了几种波形发生器的性能指标，从中可以看出当今世界上重要电子仪器生产商在波形发生器上的研制水平。哙尔滨躞T大学T学预LJ学位论文表11波形发生嚣产品比较TABLE11COMPAREOFWAVEFORMGENERATORS制造厂商型号最高输山波形L作模式其他特点频率日本FGLL02MHZ止弦波；连续触发；完全独立；横河三角波；选通振荡域通道输方波漩输出出斜波脉冲波FLUKECORP。FLUKE255MHZ正弦波；适续内聱三角波；对数扫频20MHZ频方波线性扫频率计袁流AGILENTHP3312015MHZ止弦波；连续直接数字A三角波；对数扫频合成方波线性扫频TEKTRONIXCFG2533MHZ正弦波；连续TTL输出111C三角波；对数手|频可用于测方波线性搦频试放大器锦台湾I吉|纬GFG。30L15MHZ正弦波；连续内置计数5三焦波；对数扫频器可崩于方波；线性捆频测频斜波；脉冲波123研究波形发生器的目的及意义波形发生器是信号源的一种，主要给被测电路提供所需要的己知信号各种波形，然后用其它仪表测量感兴趣的参数。可见信号源在各种实验应用和试验测试处理中，它的应用非常广泛。它不是测量仪器，而是根据使用者的要求，作为激励源，仿真各种测试信号，提供给被测电路，以满足测量或备种实际需要。哙尔滨理工大学丁学硕士学位论文隧前我国己经开始研制波形发生器，菸取褥了可喜的成果。但总的来说，我国波形发生器还没有形成真正的产业。就目前国内的成熟产品来看，多为一些PC仪器插卡，独立的仪器和VXI系统的模块很少，并且我国目前在波形发生器的种类和性能都与国辨同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。13本文研究主要内容本论文的主要武容如下1对DDS的原理、特点及输出特性进行研究、分析2根据DDS原理和特点，利用FPGA开发DDS模块，并对设计过程和结果进行分析；3设计波形发生器硬件电路，包括设计FPGA芯片电路，单片机控制电路以及外围电路三大部分；4。编写系统软件，完成对频率控制字的输入的相应的转换以及相应的参数显示5使用相关测量仪器，测量了波形发生器的参数和功能。哙尔演理T人学T学颂J学位论文第2章DDS波形发生器理论介绍2I频率合成技术频率合成是指以个或多个参考频率源为基准，在某频段内，综合产生并输出多个工俸频率点的过程。基于此原理制戚的频率源为频率合成器，简称频综。频率合成技术是现代通讯电子系统实现离性能指标的关键技术之一，很多电子设备的功能实现都依赖于所用频率合成器的性能，因此人们常将频率合成器喻为众多电子系统的“心脏“，雨频率合成理论也因此在二十邀纪得到了飞跃的发展。21。重频率合成技术的发展及分类频率合成技术分为直接合成与间接合成两种。直接频率合成DIRECTFREQUENCYSYNTHESIS是利用混频、倍频、分频的方法由参考频率经加、减、乘、除运算直接组合出所要求的频率合成方法。不过，直接合成也可以用多个基准源，逶过上述方式得到所需的频率。这季申方法幽于频率捷变速度快、相噪低，使之在频率合成领域占有重要地位，但因直接式频率合成器杂散多、体积大、研究复杂、成本及功耗也令人不可接受，故该方案已经被淘汰。在直接频率合成之后出现了间接频率合成INDIRECTFREQUENCYSYNTHESIS。间接频率合成包括模拟间接频率合成。这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁相环PLLPHASELOCKEDLOOP频率合成，被称为第二代频率合成技术。现在最常用的结构是数模混合的锁相环，即数字鉴相器、分频器、模拟坏路滤波和压控振荡器的组成方式，因具有相噪低，杂散抑制好，输出频率高，价格便宜等优点至今仍在频率合成领域占有重要地位。目前有许多性能优良的单片PLL频率合成器面市，典型的有MOTOROLA公司的MCL45191，QUALCOMN公司的Q3236，NATIONALSEMICONDUCTOR的LMX2325、LMX2326、LMX2330。这极大地推动了PLL，频率合成方式的应用。随着数字信号处理理论和超大规模集成电路VLSI的发展，在频率合成领域诞生了一种革命性的技术，那就是七十年代出现的直接数字合成DDS，它的出现标志着频率合成技术迈进了第三代。1971年3月，JTIERNEY和CMTADER等人首先提出了DDS的概念利用数字方式累加相位，再以相位之和作为地址来喻尔滨理工大学T学硕士学位论文查询正弦函数表得到正弦波幅度的离散数字序列，最后经DA交换得到模拟正弦波输出。DDS由于具有极高的频率分辨率，极快的变频速度，变频相位连续，相噪较低，易于功能扩展和全数字纯便于集成等优点，因此在短短的二十多年里得到了飞速的发展和广泛应用。212频率合成技术的技术指标频率合成技术有着诸多技术指标，这些技术指标决定了频率合成技术的特性及优缺点，下面介绍一些基本的频率合成技术的技术指标。1频率范围频率合成后生成频率的波动范围，由最小合成频率矗ITI和最大合成频率厶戡决定，合成的频率介于两者之间。也常用相对带鬻鲈来衡量频率范围。厂。三些_二LLOO2I7厶厶2。2分辨率频率合成后两相邻相位点之间的间隔，不同要求的频率合成对分辨率的要求差别很大。3切换时间从发出频率切换的指令开始，到频率切换完成，并进入允许的相位误差范围所需要的时间。它与频率合成的方式密切相关。22DDS的原理和结构直接数字频率合成DIRECTDIGITALFREQUENCYSYNTHESIS，简称DDS技术是从相位概念出发直接合成所需波形的一种频率合成技术。它是以一个固定频率精度的时钟作为参考时钟源，通过数字信号处理技术产生_二个频率和相位可调的输出信号。控制字一般是2448位字长。所以可以认为DDS就是数字信号处理理论的延伸，是数字信号中信号合成的硬件实现问题。221DDS的原理以产生余弦信号的DDS技术来说骧DDS的基本原理。设有一个频率为厂的余弦信号双，SCOS2FFFI现以采样频率Z对该信号进行采样，得到离散序列为S厅COS2万五霉N0，L，2，2223峨宠滨理T大学丁学碳IJ学位论文其中霉LZ为采样周期，五NF。式23所对应的相位序列为以2彤瓦N0，L，2，24该摆链序列的显著特性就是线性，郎相邻样蓬之闽的裙位增量是一常数，且仅与信号频率。厂有关，即相位增量为痧聆2NJT。25因为我们感兴趣的频率，与参考源频率五之间满足以下关系FK号I26F、磁_、其中必和膨为两个正整数。所以相位增量可写为2万嚣27出式27可知，若将2X的相位均匀量化为M等XFR,，则频率为FKM正的余弦信号以频率Z采样后，其量化序列的样本之间的量化相位增量为一变值K。根据以上原理，如果用变量茁构造一个量化序列丹NK28然后完成玎到另一序列SN的映射，即由矽H构造序列SS等炯，S吾拧KSC2X绷P9，式29是连续时间信号SF经采样频率为五采样后的离散时间序列。根据采样定理，当厂K1了JI2一LOF掰2时，S羟经过低通滤波爨平潺蜃，可唯一地恢复出S。可见，通过上述系列变换，变量K将唯一地确定一个单频模拟余弦信号SFSFS2万缸滔11该信号频率为3。2鼍3C212式2一12就是直接数字频率合成DDS的方程，在实际的DDS中，一般敬M，为芷整数，于是DDS方程可写成哈尔滨理T火学T学硕学位论文FOG一7Z213由上面的分析，DDS可由下列两次交换来实现1从变量K以时钟Z产生量化的相位序列。这个过程一般由一个以F作时钟的位相位累加器来实现，如图22所示。2。从离散量化的相位序列产生对应的正弦信号的离散幅度序列。这个过程可对由式29的映射关系所构成的波形ROM进行寻址来完成，如图23所示。把量化的数字波形经摸数AD转换，再透过低通滤波器LPF就得到频率为的余弦信号。变量趸被称为相位增量，也叫频率控制字。当KI时，DDS输出最低频率也即频率分辨率为FE2PC。因此，只要足够大，DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字鬏即可。DDS的最大输出频率由NYQUIST采样定理决定，即F2，也就是说K的最大值为2川。DDS爵以很容易实现币弦信号和余弦信号正交两路输出，这只需要用相位累加器的输出同时驱动固化有正弦信号波形的ROM和余弦信号波形的ROM，并各自经D缓转换器和低通滤波器输出即可。222DDS的基本结构DDS包括数字器件和模拟器件两部分。主要由相位累加器、ROM波形查询表、数模转换器DAC和低通滤波器LPF构成。DDS的基本结构如图21所示。瓣司纂H波衙谴刚器H勰N位K】广一L。一。LI一参考时钟深庇图21DDS的基本结构FIG21THESTRUCTUREOFDDS其中鬈为频率控制字、五为时钟频率，为相位累加器的字长，D为ROM哈尔滨理T人学T学顺LJ学位论文数据位数及DA转换器的字长。相位累加器在时钟疋的控制下以步长K作累加，输出位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出的幅值码荆经DA转换成模拟信号后再经LPF输基。1相位累加器相位累加器“是用来实现线性数字信号的逐级累加，信号范围从0DII至T累加器的满偏值。如图22所示，相位累加器由位加法器与位寄存器级联构成。频率掖图22相健累加器原理圈FIG2LTHEFIGUREOFPHASEACCUMULATOR化序列每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，褥把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈IIII法器的输入端，以使加法器在下个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加到满量时，就会产生一次溢如，完成一个周期性的动作。大多数DDS的累加器采用二进制。如果累加器采用长度为比特的二进制，则累加器的满偏值是2撑。定义相位累加器熬0状态为0相位，则相位累鸯瓣器的满偏状态定义为2万。容易得到，相位累加器的周期为214其中GCD表示最大公约数。不同的频率控制字X，导致相位累加器的不同相位增量，这样从ROM输出的正弦波形的频率就不同。通常情况下，采用二进制累翻器不能保证频率步进和输出频率为整数。例如如果参考时钟频率为1MHZ，DDS中的相位累加器的位数为24，则最小的频率分辨率为N6妥00596HZ2152“但是如果采用十迸制，则不会出现这样的问题。为了解决二迸制弓F超的这哙兔；渡理下人学丁学硕LJ学彼论文样的瀚题，同时为了尽可熊将误差减小到可以忽略的程度，可以采用下面的方法1改变参考时钟频率；2增加累加器的爱数使其误差尽量小。豳前己经有厂商生产累加器为十进制的DDS芯片，但是它的ROM寻址方式较复杂，而且造成存储器的大量浪费。所以采用二迸制相位累加器的DDS应用毙较普遍。2波形存储器波形存储器主要完成信号的相位序列门到幅度序列SN的转化。从理论上讲，波形存储器可以存储具有廊期性的任意波形，在实际应用中，以正弦波最具有代表性，也应用最广。用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位一幅值转换，基F】可在给定的时间上确定输出的波形的抽样幅值。位的波形存储器ROM相当于把00360。的正弦信号离散成具有2个样值的序列，若波形存储器ROM有D位数据位，则2个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相应相位的J下弦信号的幅值。相位一幅度变换原理图如图23所示。L位量化序列地数正弦幅度量纯序列L波形R皤_R援链址据图23相位一幅度变换原理图FIG23TRANSLATIONFIGUREOFPHASETOAMPLITUDE3IA转换器DA转换器的作用是把己经合成的正弦波的数字量转换成模拟量。难弦幅度量化序列S似经DA转换后变成了包络为J下弦波的阶梯波S1O4低通滤波器对DA输出的阶梯波SO进行频谱分析参见231节，可知剐中除主频Z外，还存在分布在Z，2Z，两边L处的二谐波分量，因此为了取出主频，必须在DA转换器的输出端接入截止频率为。2的低通滤波器。哙尔滨理T大学工学磺士学傻论文23DDS的输出特性2。3。L理想的DDS输出频谱理想的DDSN剀，满足以下兰含条件DDS相位累加器的输出全部用来傲寻址查找表的地址；查找表的幅度值没有量化误差，即DAC的分辨率为无穷大；DAC不存在转换误差，完全理想。在上述条件下，整个DDS相当于一个理想的采样一保持电路。采样器等效为理想情况，采样周期TC然1磊。漾样量镲持电盛潮2L气I描一箨搿暑尊图24理想DDS等效采样保持电路FIG。24THEPERFECTSAMPLINGANDKEEPINGDIAGRAMOFDDSDAC相当予一个理想的保持电路，其冲激响应力O。苎袅由图可见，DDS经DAC的输出并非正弦波，其数学表达式为SFXTS撖WOTCRT一TCF217那么，阶梯波SF的傅立叶变换为S协一弦昱勋盔兽万EXPJ丝W一帆一LOJCJC弦芝正笋万州丝笋W一虮WO218毒上式可见，理想DDS的输出谱线仅位于土WOM处，其中L0，1；2。如强25所示图中F。300MH，FO80MHZ。由NYQUIST取样定理可知，要恢复出理哙匀；滨理T大学丁学颂LJ学位论文想波形，输出频率不能超过05F。ODB至一LODB童一一20DB一30DB驻霉臻黔；O爨T、Y717一、R、V，17一、F、V，巍一1。藏既J；毳孙JJJ缮，三。T，玉TL。T。，支。T。M上。TNYUISTFCLOCLT2FCLOEKFOUL2FCLOCKFOUR3FCLOCKLIMIL图25理想DDS输出频谱FIG25PERFECTOUTPUTSPECTRUMOFDDS在典型的DDS应用31中，DDS后通常接有一个低通滤波器LPF。而实际中LPF都有一个过渡带的问题，所以为了更好的去除杂散钉N瓤，一般将DDS的输出频率限制在040FL内。232实际DDS输出噪声问题DDS输出的频谱实际上没有图中那样纯净，而是有许多多余的谱线，了解这些多余谱线的分布及抑制的方法，在DDS的系统设计中是十分必要的。造成这些多余的谱线的因素主要有两个，一个是DDS的相位噪声“引，另外一个是DDS的杂散造成的噪声雏铂，下面分勇|J给予分析。DDS可以认为是一个可变的数字分频器，分频比为2NK，K为频率控制字的十进制表示。理论上输出相噪应该以分频比对应于系统时钟的相噪优化，设频率源的相位噪声为C磊那么DDS输出信号的相位噪声厶例在理论上会改善20192NKDB，即满足乞厶厶五20192足拍221但是，DDS的实际输出相噪远远达不到这个指标，这是因为当参考源的相噪足够低时，DDS的相噪不仅取决于DDS内部的集成工艺水平，还受其外围电路的噪声及电源嗓声的影响。所以DDS实际电路设计时，应仔细考虑PCB板的布线，电源应该多级去耦，尽量避免电源和数字开关的噪声和模拟信号产生耦合，以便得到低相噪的信号输出。哈尔滨理T人学T学硕IJ学化论文DDS杂散造成的噪声主要来自霹个方面ROM幅度量化误差融刖、相位截断误差”吼20、DAC的转换误差、时钟泄漏。幅度量化误差，就是ROM存储能力有限弓L起的舍位误差，也可以认为是由DAC分辨率有限引起的误差。幅度量化误差在DDS输出谱上表现为背景噪声，其幅度远小于出相位截断和DAC非线性引起的杂敝信号幅度，所以对ROM舍位的频谱分析又称为DDS的背景杂散分析他。当量化误差的能量一定时，提高取样频率，会使噪声能量在更宽的频率范围内分布，从而改善量化误差特性。为了取得精细的频率分辨率，DDS的相位累加器的位数都驳得非常大，如N32，48，60等，若将累加器输出的N位全部用来对ROM寻址，如N32，则ROM至少要求4G的存储量。这是难以实现的，即使实现的话，其体积、功耗、速度、和成本都是让人不可接受的，所以只能将相位值豹高M位用来寻址，丽剩下的低BNM位就舍弃了。这样就产生了相位截断误差，表现在输出频谱上就是杂散分量。DAC的转换误差主要由DAC非线性化引入的杂散和DAC的毛刺引入的杂散决定。DAC的非线性分为差分线性DNLDIFFERENTIALNONLINEARITY和积分非线性INLINTEGRALNONLINEARITY。由于DNL和INL的存在，使得查表所得的幅度序列从DAC的输入到输出要经过一个非线性的过程。于是就会产生输出信号的谐波分量。因为DDS是个采样系统，所以这些谐波会以F为周期漂移，即F妩唬222其中U，V为任意整数。它们落到NYQUIST带宽内形成了有害的杂散频率，频率的位置可以确定，但幅度难以确定。DAC的非线性实际上已成为DDS杂散的主要来源。从图26可以看出，在职频率处没有谱线存在，这在实际中是不可能的。系统时钟，特别是DDS的参考时钟不可避免地在芯片内部逐级耦合，从而出现在DDS的输出谱中。不过，时钟泄漏CLOCKFEEDTHROUGH信号很容易被DDS后顽的LPF滤除，所馘设计时一般不做重点考虑。24任意波形的产生DDS系统的结构虽然简单，但却有很多其他信号源所没有的优点。例如，它具有优良的频率转换特性，丽且它对输出波形的调节机制完全都是在数字域中完成，简洁、方便、快速、所以它又经常应用于任意波形的发生。利用改变波形存储器的波形存储数据来产生周期性的任意波形是利用DDS技哈尔滨理T人学T学硕I学位论文术产生任意波形最常用的方法。对于DDS系统来说，利用上位机生成所需波形的数据，然后建立ROM数据，通过添加MIF文件将生成的数据写入波形存储器中，再由DDS系统将波形合成出来，这样就可以产生出所需的任意波形，如图26所示。图26DDS系统任意波形的产生FIG26GENERATEOFARBITRARYWAVEFORMOFDDS传统的任意波形发生器采用可变时钟和计数器寻址波形存储表，其取样时频率较高，对硬件的要求也较高，而且常需要多级分频或高性能的锁相环和多个低通滤波器，其中分频式的任意波形发生器频率分辨率较低，而锁相环式的任意波形发生器则频率切换速度较慢。基于DDS技术的任意波形发生器的优点在于具有非常高的频率分辨率和快速输出转换能力，但是它也有缺点，其中最主要的就是在高频状态下的波形抖动和数据丢失问题。因为它在产生波形时是逐点跳跃的，这样在较高的时钟频率下，任意波形发生器就会掠过波形上的某些点。糟糕的是，这会引起波形抖动，而且更重要的是被掠过的点可能会造成数据丢失。图27是DDS系统在相位增量较大时输出正弦波的波形。从图中可以看出，输出波形的每一波峰的形状都不规则，并且互不相似。这是因为在相位增量比较大时，DDS系统输出波形采样的点数较少，所以波形不规则。而且，由于在不同的时钟周期，采样点的相位也不尽相同，这样输出波形的形状就会在每个周期有所变化，造成波形抖动。要想用DDS方法获得高频输出，就必须增大相位增量，而增大相位增量又不可避免的会造成波形失真。所以基于DDS技术的任意波形发生器一般不适合用于产生超高频的任意波形。哈尔滨理了大学工学硕十学位论文图27糖位增量较大时DDS系统输出夔弦波的波形FIG27THEOUTPUTOFSINWAVEFORMOFDDSWHENPHASEINCREMENTISLARGE25本章小结本章首先详细描述了直接数字频率合成器DDS的工作原理和各主要组成部分的功能与基本结构，接着分析了DDS的调制机理，总结了DDS技术不同于其它频率合成技术的特点和理想参数情况下DDS的输出频谱特性。接着对实际情况下，相位截断误差、幅度量化误差所造成静杂散进行了数学推导和仿真，还对DAC非线性对DDS的输出影响进行了分析。最后在前面分析的基础上提嫩了抑制杂教、提高DDS输出频谱纯度的措施，并且对于任意波形的产生过程给予分析。哈尔滨理T人学T学硕IJ学化论文第3章FPGA芯片设计31FPGA开发工具及语言介绍311FPGA工具介绍ALTERA公司的QUARTUSII设计软件提供完整的多平台设计环境，它可以轻易满足特定设计的需要。它是可编程片上系统SOPC设计的综合性环境。QUARTUSII软件拥有FPGA和CPLD设计的所有阶段的解决方案。QUARTUSII41中允许将软件界面设置为MAXPLUSII风格，支持RTLVIEW。RTLVIEW也就是通常所讲的能够查看VHDL或者VERILOGHDL对应的电路原理图。这个功能对于使用HDL进行逻辑设计的人员还是很有用的，一方面可以充分理解HDL和硬件电路的对应关系，另一方面可以更加方便的查找设计中的错误。同时它支持综合布线和优化，以及功耗的计算。312使用QUARTUSII开发的基本步骤QUARTUSII开发流程|221基本分成4个步骤1设计输入QUARTUSII软件的设计文件可以来自QUARTUSII设计输入工具或各种工业标准的EDA设计输入工具QUARTUSII强大的集成功能允许信息在各种应用程序间自由交流，设计者可在一个工程内直接从某个设计文件转换到其他任何设计文件，而不必理会设计文件是图形格式、文本格式，还是波形格式。QUARTUSII具有如下的多种设计输入方法原理图输入与符号编辑、硬件描述语言、波形设计输入、平面图编辑以及层次设计输入。如此众多的设计方法帮助设计者轻松地完成设计输入。2项目处理QUARTUSII处理一个设计时，软件编译器读取设计文件信息，产生用于器件编程、仿真、定时分析的输出文件。消息处理器可以自动定位编译过程中发现的错误，编译器还可以优化设计文件。项目处理包括以下基本步骤1消息处理器自动定位错误；F2逻辑综合与试配；3定时驱动编译；哙匀；滨理下大学丁学矮L学倥论文4设计规爱L检蠢；5多器件划分；6产生用于仿真的工业标准格式；7产生编程文件。3项目校验QUARTUSII提供的设计校验功能包括设计仿真与定时分析，用于测试设计的逻辑操作和内部时序。其中设计仿真又分为功能仿真、时序仿真和多器件镑真4器件编程下载QUARTUSII编程器使用编译器生成的编程文件对ALTERA器件进行下载编程，它可以用来进行器件编程、校验、检查及功能测试。313硬件描述语言的选择VHDLVHSICHARDWAREDESCRIPTIONLANGUAGE偿31语言源于美国因防部THEUNITEDSTATESDEPARTMENTOFDEFENSE，于1982年距式诞生。并予1987年被国际电机电子工程协会INTEMATIONALELECTRICALELECTRONICENGINEERINGIEEE收纳为其标准之一IEEESTD10761987。在此同时，GATEWAYDESIGNAUTOMATION公司，亦于1984发表了种相似于VHDL的硬件描述语言一VERILOGHDL心引。VERILOGHDL在发展之初，便是企图能以程序语言接HPROGRAMMINGLANGUAGEINTERFACE，PLI为基础，创造一个以计算机辅勘设计为导向的自动化电路设计环境；基于此原则，VERILOG便被设计成一种语法极其亲和力的硬件描述语言。使用YERILOG仿真器的客户利用计算机仿真，便可由终端机得知其设计的ASIC是否符合规格，免除许多实际电路投上的验证工作，因焉大幅地减少产品的面市时间TIMETOMARKE0。整个ASIC设计产业逐渐向VERILOG仿真器靠拢，而VERILOGHDL亦因此成为了工业界的标准，并于1995年成为IEEE的另一个HDL标准IEEESTD13641995。由于VERILOG语言灵活，便于算法的实现，本文中采用它进行FPGA编程。31。4CYCLONE器件概述CYCLONE系列器件妇副是ALTERA公司在2002年12月份推出的。从那以后，已向全球数千位不同的客户交付了数百万片，成为ALTERA历史上采用最快的产品。它采雳O13UM、全铜SRAM工艺，15V内核，容量从2910个逻辑单元到20060个逻辑单元，并嵌入了4级最多为64个RAM块128X36BI0。CYCLONE哈尔滨理丫人学T学硕卜位论义器件支持大量的片外数掘传输的单端IO标准，包括LVTTL，LVCMOS，PCI，SSTL2和SSTL3。为满足设计者更快数据速率和信号传输能力的需要，CYCLONE器件还设有高达3LLMBPS嬲低压差分信令LVDS兼容逶道。由于采用了特殊的三级布线结构，其裸片尺寸大大降低。CYCLONE器件的性能可与业界最快的FPGA芯片相抗衡，平衡了逻辑，存储器，锁相环PLL和高级O接日，CYCLONE器件具有以下特性1新的编程构架通过设计实现低成本；2嵌入式存储资源支持各种存储器应用和数字信号处L望DSP实施；3专用外部存储接口电路集成了DDRFCRAM和SDRAM存储器件；4支持串行、总线和网络接121及各种通信协议；5_使用PLLS管理片内和片外系统时序；6采用新的串行配臀器件的低成本配罱方案；7通过QUARTUSII软件OPENCORE评估特性，免费评估IP功能。此外，CYCLONE具有较高的性能价格比，CYCLONE容量是以往低成本FPGA系列的四倍，每千个LE的批量价格低于150美元。低成本结构和CYCLONEFPGA丰富的器件资源横结合，能够实现完整的可编程芯片系统SOPC方案，成为大批量应用的理想选择。鉴于CYCLONE器件价格低廉，速度快，本文选用CYCLONE系列的EPLC6Q240C8芯片来开发DDS的功能。32FPGA结构和规划321整体结构设计因为本设计采用自上两下的设计方法猃引。因此，设计的第一个步骤就是划分确定熬体机构，将设计划分为若干个小模块，然后一一实现这些模块的功能，最后将这些模块组合起来，实现整个FPGA预定的功能。FPGA的主要功能是1产生与AT89C51单片机的接口电路，即能够使单片机8位频率控制字通过FPGA转换成32位的寻址信号，并能够接受单片规的其它控制信号；2保存频率字，并构成相位累加器，产生与主时钟相同频率的RAM寻址字；3用内部的存储块构成存放多种波形数据的ROM，并通过相应的控制线进行选择；哈尔滨理T人学T学硕I学位论义4构造出两个多波形选择输出的输出通道，其中的一路通道可具备移相功能；5用内部的PLL倍频外部低频晶振源，并输出与主时钟同频的时钟，驱动片外高速DA。整个EPLC6Q240C8的构造系统框图如图3一L所示。井蘸时钝PLL频率输出H整戢选辑控制字L洗拦字匕割频率字累加器兰酬波攀累加器广吲筒图31DDS模块结构幽FIG31THESTRUCTUREOFDDSMODULE其中PA接到单片机扩展接口芯片8255的PA端，为8位频率控制字的输入端，其中PB接到8255的PB端，为8位相位控制字的输入端，分别接收来自扩展接口芯片的输出控制字。32。2设计模块划分整个设计有一个顶层模块，按照功能要求划分成四个功能模块，其中第二个模块是DDS核心模块，比较复杂，又划分成5个模块。如图32所示际翮波形选择LL锁相环IIDDS处理LL8位流水线累加器PW输入LIPW输入ILPW截取LI累加器IL波形ROM图32DDS功能模块结构图FIG32FUNCTIONALSTRUCTUREOFDDS哈尔寅理下人学T学坝I学位论义33各模块设计与仿真331时钟模块本设计中的DDS模块是一高速模块，所以对系统时钟就有很高的要求，不仪需要有较高的频率，而且还要有非常高的稳定性，如果在FPGA的时钟端直接加一高频晶振，不仅时钟不稳定，而且功耗大，费用高，在本设计中，直接调用ALTEM公司的PLL核，在FPGA时钟端只需加一低频晶振，通过FPGA内部PLL倍频达到系统时钟要求。图33为用MEGAWIZARDPLUGINMANAGER生成的PLL的实例图，图中输入端，外接系统时钟，两个输出端，一个是内部DDS的系统时钟，另一个为数模转换AD9713B的控制时钟，两个时钟都是由一个PLL产生的，所以，输出的时钟的相位偏移在允许范匿内。PUORL萤拦擎IHN诛OC0晰TIT；C哺III扩”MLOFMHMCY劬脚川JOPE哦帅HBDEZ蛳D出Y鼬什FE0M“RRCKGAUTLCLRML觏掰叫刊9堪对OCT冀C。，O雄L8蛐伸柚2九0000H螭CYCLOR日图33PLL实例图FIG33THEINSTANCEOFPLL胃铷HL护C哪臂曦痧CLKSYSTEMT涉CLXMT图34PLL波形仿真FIG34THEWAVEFORMEMULATIONOFPLL图34是PLL的波形仿真，从仿真波形的时间轴上可以看出，输入的是一个40M的时钟，输出则是两个80M的时钟。哙杰滨飕丁大学丁学颂L学位论文3328位加法器这个模块实现的功能是将32位频率控制字在四个周期内，每周期8位地传给FPGA，因为新选用的荤片枫是8位枫，赝以直接进行32位的运算与控制，不仅管脚数不允许，运算效率也非常低。所以这里采用流水线操作在四个周期内，将32位频率控制字传给了FPGA。33。21流水线设计流水线处理扭引是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数掘处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入则可以考虑采用流水线设计方法提高系统的工作频率。流水线设计的结构示意图如图35所示广_1广1广1吲STEP1吲STEP2日爿STEPN二1一，一JLLL，L圈35流水线设计结构示意圈FIG35THESKETCHMAPOFPIPELINESTRUCTURE其基本结构为将适当划分的肘个操作步骤单流向串联起来。流水线操作的特点和要求是数据流在各个步骤的处理，跌时间上看是连续的，如果将每个操作步骤简化假设为通过一个D触发器就是用寄存器打一个节拍，那么流水线操作就类似一个移位寄存器组，数据流依次流经D触发器，完成每个步骤的操作。流水线设计时序示意图如图36所示。彳圆TEP勺鱼器藿I警魄潮IF一一；STEP2IL。JR一一一一一一