[硕士论文精品]基于usb2.0的多路高精度数据采集系统的研制

摘要摘要本论文以基于USB20接口和大规模FPGA实现的高精度多路数据采集系统研制为主要内容，论述了利用高精度模数转换芯片ADS8322、XILINX公司SPARTAN系列FPGA芯片XC2S200EPQ208、CYPRESS公司的EZUSBFX2系列的CY7C68013等芯片组成的一套数据采集系统的设计方案、开发技术和开发过程。USB是近年来在计算机领域日益流行的一种总线形式。由于它的诸多优点，有关USB在各方面应用的研究正在不断开展。在数据采集领域，基于USB的数据采集装置不但具有速度快，容易扩展等特点，而且由于即插即用的功能，使它能适合更广泛的应用场合。全文共分五章。本论文首先讨论了当前实时数据采集系统面临的问题和USB总线突出的优点，简要介绍了系统框图和本设计的主要工作和论文的主要内容。在第二章给出了本设计基于USB的数据采集控制系统的主要指标和特点。根据要设计的系统的要求，给出了硬件电路框图，通过比较，选取了USB通信接口芯片和AD芯片，并对CYPRE豁公司的EZUSB芯片和11公司的ADS8322作了简单介绍。简要介绍了大规模FPGA方案的选择及选用的FPGA开发板。系统分成硬件设计和软件设计。第三章详细介绍了系统硬件的设计，硬件的设计包括信号模数转换接口电路设计、数据采集与传输控制电路设计和USB接口硬件电路设计三大部分。在模数转换接口电路部分，论述了八路模拟信号在送D转换器之前先进行信号调理即信号放大及低通滤波，再经数据选择器选出其中一路进行模数变换的过程的工作原理，给出了各个部分的具体设计电路及性能分析，最后论述了PCB布线时干扰抑制的原则和措施。在数据采集与传输控制电路设计部分，给出了该模块的内部结构设计详图，接着详细论述了FPGA内部各个功能电路的设计思路和具体实现过程。最后给出了USB接口硬件的详细电路图。第四章详细介绍了软件的设计，该软件包括固件程序、驱动程序和应用程序三大部分，首先详细论述了固件程序的开发过程和本设计中的固件程序代码，然后详细介绍了本设计固件程序的设计思路。在应用程序部分，提出了在计算机上基于MATLAB的应用程序设计方法。本设计是在WINDOWS2000下，使用VC60编写MATLABSIMULINK的S函数SFILNCTI来实现和USB接口的通信。这是本论文设计的新颖之处。最后在采集模块测试部分给出了采集模块的用户界面和采集数据的波形，从中可摘要以看出，开发的数据采集模块经过实际的采集测试，完全满足技术要求。关键词USB20，FIFO，FPGA，D，固件程序，S函数ABSTRACTABSTRACTTHISPAPERISMAINLYCONCERNEDWITHTHEDESIGNOFAHIGHPRECISIONANDMULTICHANNELDATAACQUISITIONSYSTEMBASEDONUSB20INTERFACEANDLARGESCALEFPGATHEDESIGNSCHEME，DEVELOPINGMETHODANDDEVELOPINGPROCESSOFASUITOFDATAACQUISITIONSYSTEMUSEDHIGHPRECESIONADCCONVERTERADS8322ANDXILINXSSPARTAN妊XC2S200EPQ208ANDCYPRESSSE嚣USBFX2AREEXPATIATEDUSBISATYPEOFCOMPUTERBUSWHICHINCREASINGLYPREVAILSINRECENTYEARSWITHUSBHAVINGMANYADVANTAGE，THERESEARCHOFAPPLICATIONABOUTUSBINMANYFIELDSISDEVELOPINGINTHEFIELDOFDATAACQUISITION,DATAACQUISITIONDEVICESBASEDONUSBNOTONLYHAVETHEADVANTAGEOFSPEEDONDATAACQUISITION，BEINGCONVENIENTLYEXPANDED，BUTALSOAREABLETOBEAPPLIEDTOMOGEBROADFIELDSWITHP1GANDPLAYFUNCTIONTHEREARE5SECTIONSTOTALTHEPAPERFIRSTLYDISCUSSESPROBLEMSTHATREALTIMEDATAACQUISITIONSYSTEMSAREBEINGANDEXCELLENTADVANTAGESOFUSBTHESYSTEMSCHEMEISINTRODUCEDBFICNYTHEMAINWORKANDTHEMAINCONTENTAREALSOINTRODUCEDINBRIEFINCHAPTER2，THEPAPERPRESENTSKEYFEATURESANDSPECIFICATIONSOFTHISSYSTEMTHECIRCUITISDESIGNEDBASEDONTHEREQUIREMENTOFTHESYSTEMTHEA加ANDUSBINTERFACE馥秘ARESELECTEDANDEXPLAINEDSUMMARILYTHEPAPERALSOBRIEFLYINTRODUCESHOWTOCHOOSELARGESCALEFPGA,ANDCONSEQUENTLYCHOOSEAFPGAEVMASDEVELOPMENTPLATFORMTHESYSTEMDESIGNCONSISTSOFHARDWAREDESIGNANDSOFTWAREDESIGNINCHAPTER3，THEPAPERPRESENTSHARDWAREDESIGNOFTHESYSTEMTHEH甜DWAREDESIGNINCLUDESANALOGTODIGITALCONVERTERCIRCUITDESIGN，CONTROLCIRCUITDESIGNANDUSBINTERFACECIRCUITDESIGNINTHEADCCIRCUITDESIGN,THEPAPERINTRODUCESSIGNALCONDITIONINGCIRCUITAND18MULTIPLEXERTHESIGNALISFILTERED,AMPLIFIEDANDDIGITIZEDINTHESIGNALCONDITIONINGCIRCUITTHEPAPERPRESENTSTHEDESIGNINDETAIL，ANDANALYZESTHEPERFORMANCEBYEDAT001INADDITION,ITDISCUSSESEMCPROBLEMINCIRCUITDESIGNINTHECONTROLCIRCUIT，THEPAPERINTRODUCESFPGADESIGN纽DETAILFINALLYTHEDRCNITSCHEMATICDIAGRAMOFUSBINTERFACEISPRESENTEDINCHAPTER4ITINTRODUCESTHESOFTWAREDESIGNINDETAILSOFTWAREOFTHISSYSTEMCONSISTSOF3PARTSFLRMWARE，DRIVERANDAPPLICATIONSOFTWAREATFIRSTTHEPAPERINTRODUCESFINLLWAREDESIGNANDPARTOFSOURCECODEINDETAIL。INAPPLICATIONHIABS仃ACTSOFLW3XEDESIGN，THEPAPERPRESENTSDESIGNMETHODSOFAPPLICATIONSOFTWARE，WHICHISBASED011MATLABSIMULINKSFUNCTIONTHISSYSTEMTAKCSMATLABSIMULINKBASEDSFUNCTIONASITSAPPLICATIONSOFTWAREANDUSERINTERFACEUNDERWINDOWS2000THISISANINNOVATIVEWORKOFMINEINTHEDATAACQUISITIONTESTING,ANSIMULINKTESTMODULEISPRESENTEDTHESYSTEMACQUIREDSINEWAVESIGNALFROMASIGNALGENERATOR,ANDPERFORMEDTHEFFTCALCULATIONTOCENIFYTHATTHISSYSTCMCANWORKFINEKEYWORDSUSB20，FIFO，FPGA,AD，FIRMWARE，SFUNCTIONIV独戗性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得麓研究成果。据我所知，除了文中特剐加戳标注和数谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含势获得电子秘羧大学或箕它教弯机构豹学位或委书焉傻孀过的耪耨。与我一同工作的同志对零研究所做的任何贡献均已在论文中作了明确的说臻著表示澎意。签冬；奎虹魄娜7年蚋2丑关予论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文韵娥定，有权保留并向躅家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阂。本入授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制筝敬保存、汇编学位论文。保密的学位论文在解密后应遵守此规定签名鲞叠坚导师签名、嚣期溯，1孕狠嘞笔年；莠12箱第一章引言11选题背景和研究现状第一章引言数据采集在现代工业生产及科学研究中的重要地位日益突出，并且对实时高速数据采集的要求也不断提高；在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都需要进行高速、高精度的数据采集。这就对数据采集系统的设计提出了两个方面的要求一方面，要求接口简单灵活且有较高的数据传输率；另一方面，由于数据量通常都较大，要求主机能够对数据做出快速响应，并及时进行分析和处理。本课题设计的基于USB接口和FPGA的高精度数据采集系统就是适应这些要求而提出的。常见的数据采集系统与计算机的通讯接口一般有PCI总线、ISA总线或者是RS232串行总线。PCI总线虽然具有较高的传输速度，并支持“即插即用”功能，但是插拔都需要把计算机机箱打开才能进行，非常麻烦，且扩展有限；ISA总线也存在同样的问题，而且该总线已经淘汰；RS232串行总线虽连结简单，但传输速度慢56KBPS，难以适应高速数据传输的要求，而且主机的串口数目有限。近年来随着USB接口技术和IEEEL394接口技术的完善，改变了串口速度慢的状态，使得新型串行接口这一高速与低成本结合的产物成为当前接口技术发展的一个热点。IEEEL394主要使用在高速的影像或者连接设备没有PC主机的场合，不过由于IEEEL394的外围电路较复杂且昂贵，很多计算机都没有配置IEEEL394接口，使其应用受到一定的限制。通用串行总线接口USBUNIVERSALSERIALBUS是用来连接外围设备与计算机的新式标准接口总线。USB接口是一种重要的计算机外设接口，它支持热插拔和即插即用，因此使用非常方便。而且传输速率高，USBL1支持12MBPS，而USB20支持高达480MBPS的数据传输速率。USB接口实现了计算机与多个外围设备的简单高速互联；既省去计算机外部过多电缆，又避免了象PCI接口那样的插入式接口板带来的操作危险性及笔记本电脑无处可插的尴尬。由于上述明显的优点，USB接口得到了广泛的使用，现在的计算机都配有这种接口。因此，将USB技术应用于数据采集是非常适合的【11。目前数据采集系统朝着高速和高精度的方向发展。随着FPGA现场可编程门电子科技大学硕士学位论文阵列的集成度和运行速度的提高，可以满足高速数据采集系统的需求。FPGA技术的发展使得单个芯片上集成的逻辑门数越来越多，能完成的任务越来越复杂。FPGA内部具有丰富的存储单元，易于实现各种存储器如FIFO、双口RAM等。而且器件所具有的用户可编程特性，大大地缩短系统设计周期，减小设计费用，降低设计风险。利用系统的在线可编程ISP能力，使系统内硬件的功能可以像软件一样被编程配置，从而可以实时地进行灵活的功能改变。正因为FPGA具有抗干扰能力强、处理速度快、编程速度快、编程方便等优点，所以将FPGA技术引入到数据采集系统中，无疑会使其体积更加小巧，性能更加优越。鉴于此，本课题采用了高速USB20接口芯片CY7C68013、XILINX公司的大规模SPARTAN2E系列FPGA和高精度模数转换器件ADS8322来实现高速、高分辨力的8通道数据采集系统。该多通道、高速、高分辨力数据采集系统支持多达8路模拟输入，在分辨力达到16BIT的情况下，可以支持最高500KSPS的采样速率。它对8路模拟输入采取依次轮转采集转换的方式，因此在采集8路信号时，每路也可以达到625KK500LHZ8的采集速率。由于在设计中采用了FPGA、MCU以及计算机共同对信号进行处理，因此系统功能灵活，扩展能力强。此外，它还具有使用方便、廉价、功耗低、体积小的特点，具有一定的市场应用价值。12课题的主要研究工作本文论所描述的数据采集硬件系统的框图如图11所示。数据采集系统一共包含四个部分数据采集模块包括信号调理、ADC等等、数据存储和控制部分FPGA、数据传输接口USB和位于计算机上的驱动程序和应用程序。USBUFPGA从滤波、18选择器计算机N州州ADC等等8路模拟信号输入图11系统框图具体过程是在数据采集模块中，模拟信号被放大滤波后，再被转换为数字信号，并在FPGA的ADC接口控制逻辑控制下，把采样值存于FPGA内部FIFO中，FPGA内部FIFO的数据由FPGA的USB接口控制逻辑取出，通过USB控制器CY7C68013传输至PC机，PC机完成数据存储或后处理。FPGA为整个系统提2第一章引言供时序，控制系统的同步，完成AD控制和USB控制以及提供时钟和片选信号等。在本系统的设计中，除了FPGA硬件电路采用了一块XILINX公司的开发板以外，整个数据采集系统其余的硬件和软件设计都由本论文完成。作者完成的主要工作包括完成了ADC板的硬件原理图设计和PCB绘制与调试。设计了FPGA内部功能模块及控制程序。完成了USB接口的硬件原理图设计和PCB绘制与调试。编写了CY7C68013的固件程序。编写了基于MATLABSIMULINK的计算机主机应用程序。完成了系统软、硬件的联调和性能测试。13论文的主要内容本论文遵循系统设计的思路和顺序对高精度USB数据采集卡的设计进行介绍和论述，此过程包括系统方案设计、硬件设计、软件设计。在系统方案设计部分根据系统性能指标的要求，在充分调研了一些参考设计和器件的基础上，确定了系统方案。对方案中采用的关键技术、器件选择和设计方案、思路进行论述。在硬件设计部分讲述如何实现系统设计中有关电路硬件的部分。FPGA的设计工作虽然看起来象软件的工作，但它的设计思路完全是硬件设计的思路，因此FPGA的设计应归结为硬件设计。在这一部分把FPGA的设计作为重点来介绍。本设计采用FPGA、微控制器MICROCONTROLUNITMCU和计算机的混合系统，采用计算机的USB接口作为数据传输接口。软件设计工作包括MCU的FIRMWARE固件程序的设计、计算机上USB接口驱动程序的设计、计算机上应用程序的设计等几部分。MCU在FPGA和计算机之间起着桥梁的作用，它要对USB接口进行控制，实现与计算机的通讯，接受计算机的控制，要对它与FPGA的接口进行设置和控制，还会与FPGA进行对话以实现对FPGA的工作模式进行设置。本系统的应用程序采用基于MATLABSIMULINK的S函数，这是本系统新颖之处。由于系统开发过程中涉及了硬件设计，微控制器软件设计和PC机软件设计，因此本设计的难度表现在软、硬件的混合设计，MCU软件和PC机软件的联合设计等综合技能和全面的软、硬件知识。3电子科技大学硕士学位论文第二章数据采集系统方案设计按照设诗要求，本系绕必缓兵有舞下鹣猎标和特点输入通道8通道单端输入，BNC接口输入范嗣025V采撵分辨力16霞最大采样速率500KSPSFPGA内缓存深度；2048，位宽16BITS总缓存深度包括FPGA内缓存秘CY68013冀内缓存2048512，缓存霞宽势16BITSUSBL1和USB20滚容驱动程序，支持WINDOWS98ME2000XP，即插即用。搀洪基予MATLABSIMULINKS丞数豹疲麓程痔，方艇采集鼗攥戆分辑、经理。采用FPGA、MCU、计算机协同处理，具有灵活的软件式配骶结构，可以通过改霹软件实现灵活的功能。2总体框图该系统主要分为AD转换模块、FPGA模块、USB接口和计算机成用模块四大郄分，系绞续魏摧霆翔图21赁示。黧2数据暴纂系统嚣理捱蚕4第章数据采集系统方案设计采震熬嚣终煮要毒褰速援数转换芯冀ADS8322、XILINX公霉SPARTANII系奠的FPGA芯片XC2S200EPQ208和CYPRESS公司的USB控制芯片CY7C68013。系统工作过程为主机通过CY7C68013给数据采集系统一个采样控制命令，该命令存入FPGA的控钊寄移器孛，FPGA根据该念令囱AN转换嚣发出提应控懿信号；由予ADC采样率为500KHZ，为精PE运行速度耜匹配，在FPGA内部生成一个FIF0缓存器。AD转换器在FPGA的ADC接口控制电路的控制下，恕模拟信号转换为数字信号，并将指定邋道的采样数攒存入FPGA的内部FIFO缓狂。霹露FPGA鹣USB矮蜀控裁逻瓣鲞谗CY7C68013是否黧溺，魏莱CY7C68013空闲，那么由FPGA的USB接口控制逻辑将指定通道的采样结果从FPGA的内部FIFO缓存送入CY7C68013的内部FIFO。当CV68013内部的HFO容豢达到一定纛魔螽，CY7C68013鑫动将数据打包传送绘PE撬。由予潮终程旁把CY7C68013设爨为特定的自动模式，爵既CY7C68013在把数据送往PC祝期间的所肖操作不需要CY7C68013中CPU的干预，从而保证足够的数据传输速率。采样过程中FPGA的USB接口控制逻辑依次段走批量数据，在USB接鞠打包传送辩A街餐撩续转换，FPGA舞部FIFO邀被褥续写入转换终莱。22USB接口芯片简介221USB20芯片的选择本系统中由于采样速率为500KHZ，IT化位宽为16BIT，因此采样数据总的位黄簸速率为16BIT500KS8000KBRS，该谨输速率低子USBL1豹12MBPS敬接输速攀，更远低予USB20静480MBPS的传输速率。因藏我髓的系统采用USB接墨作为采集卡到计算机的数据传输接口是十分合理的选择。USB2。0接口是本数据采繁系统的核心之一，选择合邂的芯片是关键。目前可供选择夔USB弪割器主要霄涎耱，瑟带USB缓盈懿萃片糗帮专矮USB憨线续叠芯片。专用USB总线接口芯片内部不带MCU，而仅仅负责处理USB通信，必须有一个终黟豹处理器采宠成势议处壤秘数据交换。较兔典型戆蕊冀包括PHILIPS公司黪PDLUSBDLL、PDIUSBDL2，NS公葡USBN960296039604，NETCHIP公司的NET2888等。但这种方案的设计和调试比较麻烦，所构建的系统不够灵活，适合功能比较简单的应用121。5电子科技大学硕士学位论文带USB接口的单片机可分为两大类。一类是专门用于USB控制的单片机，如CYPRESS公司的CY7C63513低速、CY7C64013全速，由于这类单片机是专门针对USB接口控制器设计的，其芯片价格、开发工具成本等较为昂贵，性能也比较低且缺乏灵活性；另一类是在普通单片机基础上增加了USB接口的增强型单片机，如INTEL公司基于8051的8X931、基于增强型8051的8X930、CYPRESS公司基于8051的EZUSB系列，这类USB总线控制器具有系统结构和指令集与8051兼容的特点，其开发工具简单、开发成本低廉ZL。为了满足系统对带宽和实时性的要求，提高系统的可靠性、可扩展性和易开发性，选用了CYPRESS公司的EZUSBFX2系列的芯片CY7C68013。222EZUSBFX2芯片简介CYPRESSSEMICONDUCTOR公司的EZUSBFX2是世界上第一款集成USB20的微处器，它集成了USB20收发器、SIE串行接口引擎、增强的8051微控制器和可编程的外围接口。FX2可使数据传输率达到U8820允许的最大带宽56邶S。在FX2中，通过硬件智能SIE可以直接实现许多USBI1和USB20协议，从而减少了开发时间并确保了USB的兼容性。GPIFGENERALPROGRAMMABLEINTERFACE和主从端点FIFO8位或16位数据总线为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单的无缝连接接口。FX2为USB外设提供了一种高度集成的解决方案，极大地降低了USB设备的开发难度【1】O2221CY7C68013的结构框图作为世界上第一款USB20的控制器，FX2既有EZUSB系列产品的普遍特点，又有其独有的性能特点。CY7C68013是CYPRESS公司推出的一个带USB20内核、8051兼容的EZUSBFX2单片机。CY7C68013的结构框如图22所示【3L。6第二章数据采集系统方案设计图22CY7C68013的结构框图2222CY7C68013的主要性能特点EZUSBFX2的独特设计使得CY7C68013具有如下特点1在单片中集成了USB20收发器、SIE串行接口引擎和增强的8051微处理器。3456789软件运行8051程序从内部RAM开始运行，程序可以通过USB总线下载，或者从EEPROM中装载，或者使用外部存储器只支持128管脚的封装。四个可编程BULKINTERRUPTISOCHRONOUS端点。缓冲方式有双缓冲、三倍缓冲和四倍缓冲。集成工业标准的8051内核，具有以下增强特性高达48MHZ的时钟；每条指令四个时钟周期；两个USART；三个计数器定时器；扩展的中断系统；两个数据指针。通过再枚举方式支持总线供电。33V电源系统。智能的串行接口引擎SIE。8051可工作在48MHZ、24MH眨、12MHZ三种时钟频率。四个集成FIFO，可以同16位总线进行自动转换；可工作在主，从模式；FIFO可使用外部提供的时钟或异步选通信号；为ASIC和DSP提供方便的接口。10最多可有40个通用口的O。由于具有上述特点，CY7C68013可以广泛的用于DSL调制解调器、ATA接口、7电子科技大学硕士学位论文存储卡读卡器、相机、扫描仪、HOMEPNA、无线局域网、MP3播放器等应用【1】。23AD转换器芯片的选择数据采集电路是整个高速数据采集系统的起始部分，这部分电路将对模拟信号输入信号进行调理如放大滤波，再经AD转换器采样量化编码，并在逻辑电路的控制之下把转换后的数字信息存储在缓存之中，等待微控制器的读取。对模拟信号的转换是由AD转换器完成，随着超大规模集成电路的发展，为满足各种不同的检测和控制任务的需要，大量结构不同、性能各异的AD转换电路应运而生。有传统的并行型、逐次逼近型、积分型，也有近年来新发展起来的一型和流水线型等，在选取AD转换器的时候要根据不同的应用场合和性能指标的要求选取不同类型的AD转换器。低功率、高速度、高分辨率是新型的ADC的发展方向，同时ADC的这一发展方向将适应现代数字电子技术的发展【4J。本设计要求采样精度为16位，选用了11公司的一种高性能AD转换芯片ADS8322。ADS8322的主要特点如下高速并行接口16位AD转换精度，12LSB线性度；1缸S转换时间，500KSPS采样速率；内部25V参考基准；外部时钟控制转换；具有20MHZ的模拟输入信号带宽；本设计采用的是具有16位并行接口的ADS8322，它特别适合高精度应用；例如，光网络、医疗设备CT扫描仪、X光扫描仪、声纳设备、高速数据采集和光谱分析仪等I”。24大规模FPGA方案的选择在数据采集系统中，模拟输入信号经数据采集转换成数字信号后需要缓存和控制。如采用RAM，SRAM，FIFO等。采用大规模的FPGA，可以在内部构造一个大容量的FIFO作为缓存，还可以完成一些复杂的预处理算法，如滤波、FFR等等。FPGA在数据采集系统中的主要任务是负责在EZUSBFX2与ADC芯片之间的缓冲与控制。它一边与ADC接口，另一边与USB接口，产生数据采集、通道切换、8第二章数据采集系统方案设计AD转换、FIFO所需的全部控制信号。实现对传输数据的缓存、读写控制信号、时钟、输出使能、端点的选择以及对ADC的控制等功能。241选择XC2S200E，PQ208芯片基于FPGA容易开发、升级的优点，在本设计中，所有的数字电路部分，全部是用FPGA实现的。本设计采用了XILINX公司的XC2S200EPQ208芯片，所用的EDA软件是XILINX的ISE71I设计工具，主程序用VERILOGHDL语言编程。经过在实践中检验，在高速数据采集卡中，用XC2S200EPQ208来实现数字逻辑电路功能，可以使高速数据采集卡工作稳定，各方面性能良好。并且具有易于升级功能的特点，比如我们可以加入一些高速的预处理算法在FPGA里面，从而扩大采集卡的实用水平。一般来说，完整的FPGACPLD设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下板调试等主要步骤。常用的设计输入方法有硬件描述语言HARDWAREDESCRIPTIONLANGUAGEHDL和原理图设计输入法。原理图设计输入法主要的缺点是当所选用的芯片升级换代后，所有的原理图都要做相应的改动，移植性差。目前进行大型设计时，最常用的设计方法是HDL设计输入法。其中影响最广泛的HDL语言是VHDL和VCRILOGHDL。它们共同的特点是利于由顶向下设计，利于模块的划分和复用，可移植性好，通用性好，设计一般不因芯片的工艺与结构发生变化而变化，便于向ASIC的移植。此外还有一些辅助设计输入方法，如波形输入，状态机输入，口核输入等方法61。XILINX作为当今世界上较大的FPGACPLD生产商之一，其开发的软件不断更新换代，由早期的FOUNDATION系列逐步发展到目前的ISE8X系列。ISE是集成综合环境的简称，它是XILINXFPGACPLD的综合性集成设计平台，该平台集成了从设计输入、仿真、逻辑综合、布局布线与实现、时序分析、芯片下载与配置、功率分析等几乎所有设计流程所需工具61。本设计中所使用的是XILINX的ISE71I设计工具。242FPGA开发板介绍XILINX的产品有许多的系列，本设计选用XILINX公司SPARTNII系列的XC2S200EPQ2086，该器件密度为5292，逻辑单元共20万系统门，块存储器9电子科技大学硕士学位论文BLOCKRAMI盍56KBITS,努毒建存德嚣DISTRIBUTEDRAM遮75264BITS，霹配置逻辑块CLB达56KBITS,最高工作频率可超道200MILZRL，满足高速数镶采样速率时序要求。为了麴快瑷嚣遂度，我稻蠢接采震了DIGILENT公司D2SB秀发叛。筵嚣发投提供了围绕XILINXSPARTAN2EFPGA的完全的电路开发平台。D2。SB开发板的主要特点【6】采焉XILINXSPARTAN2E系巍静XC2S200EPQ208绍为核心芯麓，勰模秀糖有20万系统门并且最高工作频率为350MHZ，满飓复杂设计的需要；具有143个用户输入，输出脚连接到6个标准的40引脚的扩展连接器暴育50MHZ蠢源曩摄；具有边界捆描测试JTAG可编程翻D2一SB电路扳糕图如图23所示。I嚣吲嚣I时钟睦匕L指示灯L配置1150ML1J陡OM1R哥XILINXSPARTAN2EXC2S200EPQ208，扩袋滤褛嚣。LJJJJIJKJJJJ9錾蝌搿鼎蝌螂婚蝴艟姻螂鼎躅鼎怒崭TRR裂躅蛸N煽基O瓤主R、O，R1R1，1骥董鉴至，R1R1RA11RA2B2C211B11“1CL图23D2一SB电路板框图10第章数据采集系统方案设计它疆供一令麓抉速实理FPGA基奉毫鼹戆最，L、系统。共有143稷露惩瓣TO口线。所有可用的IO信号都遴到了具有40其引脚的扩鼹连接器上。基本IO口还包括一个按镪和指示灯。时钟开发板上有个有源时钟插座，可以根据具体使曩馈魄更换不月熬有源晶摄灞I蠢晶振是50MHZ。设有XCL8V00配置蕊冀捶痉，当用户使用XCL8V00配置蕊片的时候，可以无限次的配豢系统，同霹谗必不担心捧电以后又要重新黼置的麻烦。如果不用配殿芯片，也可以宜接将程序通过JTAG日下载到FPGA蕊片里面运行。此外，还可以自行设计扩展扳，扩展掇连到JTAG霞熊懿A1、B1、C1扩震连接器之一露，壤浚霹鞋驱韵JTAG链绘羟攒缝上豹瑟有器件编程。可逐接的端ID模块包括以太网、USB接口、EPP并行口簿模块F8L。六个标号为A1抛，B1一B2。C1一C2鹩扩鼹连接器都其肖40只引脚。六个连接器上都是麓羧绣，2廊接VII。3瓣接3。3V。茹图24掰示扩震连接鼗戆弓|静撵列顺序。蚕2一毒D2SB扩簇连接器熬弓L嬲捺舞黻旁本设计选择C2扩展连接器用于ADC板，用它把ADC板和FPGA连接来交换数据；选择A1和A2扩展懑接器用于USB板和FPGA交换数据。按钮提供基本笈俊凌戆；LED嚣被FPGA圭戆售号轰竞掰以验证配嚣残功。芳逶避JTAG薅I3下载程序。电子科技大学硕士学位论文第三章硬件设计数据采集系统的设计分成硬件设计和软件设计。系统的硬件由模数转换接口电路、数据采集与传输控制电路和接口电路构成。其中模数转换接口电路是整个系统的重要组成部分，它由低通滤波器、多路选择开关和AD转换器构成。数据采集与传输控制电路是利用一块FPGA的评估板构成。接口电路则主要由一片USB20接口芯片及其外围电路构成。31模数转换电路设计这一部分是整个数据采集系统的模数转换部分，这个部分在系统中起到的功能是将模拟信号转化成数字信号，如图31所示。在系统中起到这个作用的核心器件是AD转换芯片ADS8322。八路模拟信号抗混叠L，8低通滤波器模拟信号选择器TH405274HC4051图31模数转换接口电路工作原理图模数转换接口电路由低通滤波器、模拟信号选择器、高速数模转换器及电平转换器构成。八路模拟输入信号分别经过由运放THS4052构成的抗混叠低通滤波器去除高于NYQUIST频率的高频成分，防止信号产生“混叠现象”。18模拟信号选择器根据来自FPGA板的地址码，控制模拟信号选择器74HC4051选通8路输入中的其中一路到输出端，送到模数转换器ADS8322将模拟信号转换为数字信号。ADS8322的控制信号由FPGA板提供，ADS8322在控制信号的作用下，以适当的时序完成转换工作。ADC的时钟及控制信号等由FPGA提供。第三章硬件设计311AD转换器的电路设计3111ADS8322内部结构ADS8322内部结构和引脚说明图32所示为ADS8322的内部结构框图，其核心部分是一个采用逐次逼近方式的CDAC，其结构是基于电容重分布的采样保持电路。其内部还建有一个25V的带隙基准电压源【5】。删H呱旺FAN图32ADS8322的内部结构图312A，D转换的启动和数据读取时序ADS8322运用一个外部时钟来控制CDAC的转换速率。在一个10MHZ的外部时钟作用下，AD转换器采样速率是500KSPS，最大吞吐量时，转换时间为2US。图33为转换时序图。当转换开始信号CONVST被拉低至少20NS时转换开始20NS后，CONVST变高，同时要求片选CS为低。ADS8322会在CONVST命令的下降沿打开采样保持模式。在CONVST变低后的外部时钟的第一个上升沿，ADS8322开始转换。外部时钟的第一个上升沿代表时钟周期的开始；ADS8322要求有16个时钟上升沿来完成一个周期，即一次转换需要16个时钟周期。CONVST变低后BUSY输出会立刻变高。BUSY在转换过程中一直为高直到转换结束。同电子科技大学硕士学位论文时瓦西在转换前和转换中一直为高。当瓦西和石I同时为低时并行输出总线有剡5】。图33D转换的启动和数据读取时序313ADS8322的外围电路及电路分析图34是本系统中AD8322的外围电路。AD8322要由外部时钟控制转换进程，时钟可工作于25KHZ125KHZ的吞吐量到10MK500KHZ的吞吐量之间。时钟的占空比并不重要，只要由高到低时间至少为40ILS且时钟周期至少为L001LS即可。在本系统中，CLOCK用的10MK时钟由外部FP6A板上50MH丘时钟经五分频得到。14第三章硬件设计图34ADS8322外围电路ADS822既可以使用内部参考电压，也可以使用外部参考电压。本电路使用内部参考电压，REFOUT脚和REFIN脚直接相连就可以把内部25V参考电压作为参考电压。模拟信号输入有两个输入端IN和矾，输入信号幅度范围是02VREF,即O5V。由于系统的输入是单端的，而ADS8322的输入是差分的，因此必须把单端输入转换为双端，本电路采用一种简单的方法进行这个转换，方法是把ADS8322的。科端接地，而IN端接输入信号。ADS8322可并行输出16位数字信号，输出为二进制形式。当BYTE为低时，16位数据输出在DBL5DB0MSBLSB。当使用8位的数据线时，只能用DB7DB0的8位数据总线，这种情况下须把数据分成两次读取。先让BYTE为低在DB7DB0读低8位数据；再让BYTE为高在DB7DB0读高8位数据。我们的系统采用16位位宽的总线D15一DO，在电路中将BYTE接地。CONVST和RIB由外部FPGA提供，BUSY输出给FPGA。片选信号CS由FPGA提供。在本数据采集系统中，ADS8322采用5V电源供电，而与其相连的FPGA芯片XC2S200E采用了33V供电，因此就存在一个如何将低压FPGA与D芯电子科技大学颂士学位论文绔菇靠接日夔鹚麓。由于5。0V系统和33V系统在逻辑电平上的区别，电平信号不能焱接接口。所以本设计选用丁T1公司生产的一款8位双电源双向电平转换收发器SN74LVC4245ADBR，该芯片能够在33V譬5V电丞带点间进行灵滔弱双囱电平转羧。314ADC的误差分析常焉懿ADC主要存在蚤纯诶羞、壤盏误差耱偏置滚麓。量证误差怒诺露ADC都存在的，仅仅能通过提高ADC分辨率来减少，为把激化误差减少为_ILSB2，通常的方法是把变换特性偏移ILSB2。偏移误差是指对ADC采用零伏差动输入嚣孝突器钱玛与理撩钱鹨之溺魏差异。增益谈羞是撂麸受溪量程转兔趸漩量程输入辩炭际斜率与爨糠斜率之差。镳移和增益误差通常是ADC中主要的误差源。为了进彳予偏移校准，W采用0V或Q常小的信号并读取输出代码。如果结果为正，那么转换器就存在正偏移误差，从结果中减去德移值；如果结果为负，那么转换器就存程受镐移误豢，冒鑫结栗麓上傣移篷。瀵过对ADC藏蘸满量程或远予满量程懿信蟹并测量输出代码来实现增蓣校准。偏移校准在增益校准之前进行阱。当输入信号的频率达250KHZ时其信噪失真比S1NAD为75DB，信噪失真魄移AD转换嚣浆寿效谨ENOB之瘸露在羞一定戆荚系，箕谤算公式为瑚ENOBISDLAD176DB一1019FS2FA602把参数带入七式可知当采样频率为500KSPS，输入倍号频率为250KHZ时，器牛贸际豹分辨率下降为12位。这将豢来定误差。315低通滤波嚣3151低通滤波器类型的选择报据采祥定蓬，最低采样频率必须遥髂学最高频率的嚣倍。魏采信号中包含频率高于奈奎斯特频率的成分，采样后的信号将发生畸变。这种信号畸变叫做混叠ALIAS。一鼠完成信号采样，这些信号溉叠到有用信母的频段，靛无法从有用燕蟹孛移豫这鍪簇率残癸。浚夔臻象会黧影响数撂转换系统静程戆撂蠢，掰虢在设计含有ADC的系统时，必须在转换器前使用一个低通滤波器，以确保高于奈奎斯特频率的噪声被足够的衰减，不会出现在采样后的信号中。这个低通滤波器称为挠混叠滤波嚣。第三章硬件设计选用露公司鹣THS4052。它是一秘70MHZ羝藏零蹇速龟垂爱续放大器。工作电压可设为5V，失真度、转换速率、稳定时间都能满足要求。3。16THS4052的性熊指标高速70MHZ带宽G1，3DB，240VGS转换速率，60NS稳定延迟时间O1高输出驱动，IO100MA典型值优良酶褪频往筵30MHZ静01DB带燕G1，001的增益诿麓，001度的相位误麓极低的失冀度TTHD82DBCF1MHZ，RL1500，THD89DBCF1MLLZ，RLLKO极宽工作电压范围VCC5V蓟15V11013161菝混叠滤泼嚣电路爱攘羧特性THS4052构成的低通滤波器实际电路如图3S。”LJ一LLCOK夕YR2争5P警|BCL卜图35TH84052构成的抗混叠低通滤波器裁蔻8貉逶遴采样率为500K8625KHZ，羼浚低逶滤波电路诿诗隽12DBOCR17电子科技大学硕士学位论文的巴特沃次最平坦特性滤波器，对频率高于3125KHZ的信号滤波。电路截止频率为FLI2PRLCL3125KHZ，增益ALR4R32，Q值为O5。利用仿真软件对图35的电路进行仿真，可以得到其幅频特性曲线见图36。由图3，6可见，该低通滤波器特性良好。LOWPMITERACAM“H、IILIIIII斤EQUEY嘲图36抗混叠滤波器幅频特性曲线一片THS4052内是双通道输入，因此8路模拟信号通道输入需要4片THS4052构成8个低通滤波器。317高速CMOS八选一模拟开关本设计中，需要对输入的8路模拟信号进行实时数据采集，一般有两种方案1采用8片ADC器件，每路模拟输入分别对应一片ADC，由系统软硬件控制各ADC同步工作。2采用1片ADC器件，各路模拟信号分别经低通滤波后由多路开关选择其中一路送ADC，由FPGA控制多路开关切换，使ADC依次完成对各路数据的采集。方案1属于同步采集，采样迅速稳定。但是外围电路庞大，占用较大的电路板空间，成本高。方案2属于分时采集，共用一个ADC，各路之间是通过模拟开关进行切换，使用的器件少，成本低，简化制作PCB板和布线过程。根据本系统设计要求，选用方案2，如图37所示。输入通道的切换是通过采用高速八选一模拟开关74HC4051实现的。第三章硬件设计CHLCMCH8LF卜MUXT“L母FPGA8路球KI图378路信号轮换采集的系统框图74HC4051相当于一个单刀八掷开关，输入8路信号X0X7。由FPGA控制产生的3位地址码SELO、SELL、SEL2来决定开关接通哪一路通道，每次X0一X7中只有一路输入信号送到输出端X。EN是使能端，当EN1时，各通道均不接通。所以豆面接地。此外，74HC4051还设有另外一个电源端VEE，以作为电平位移时使用，不使用时接地。5VC2LH|L01UF寺6AGNDU5VCCENX0AX1B愆CX3X4X5XX6X7VEEGNDMC74HC4051ANAGNDU11ASEL卫LOASEU9ASEL23T0ADCAGND图388选1模拟开关电路引入模拟开关后，应注意时序的配合。8选1开关的模拟信号的延迟时间为10NS，即模拟输入到模拟输出的延迟在通道没有切换时，这实际是该器件可以躺翌蒙电子科技大学硕士学位论文工作的带宽。模拟开关从第1路通道切换到第8路通道需要的总的转换时间是8X1080NS即便是工作在最高采样频率500KHZ下，对应一个采样周期为2US，所以在发生一次采样后到下一次进行新的采样之前，输入信号有足够的时间传输到达数据总线上。318模数转换电路的干扰抑制在高精度的ADC电路中，ADC的供电质量对ADC的性能有很大影响。本设计采用了高稳定性的稳压块LM7805和LM7905和一些相应的辅助电路，目的是为了向ADS8322提供稳定的、低噪声的供电，这对于ADS8322有良好的采样性能非常重要。由于该AD转换器系统是模拟电路和数字电路混合的电路，其模拟电路部分是高分辨率的信号处理电路，数字电路部分是与系统的FPGA电路连接在一起以数字脉冲工作，数字电路中的噪声会对ADC的转换精度造成影响。特别是地线噪声电压有时高达几十MV甚至几百MV，如果接地不当，布线不良，数字噪声会严重影响模拟信号部分的精度或产生跳码。因此对于高分辨率或高速模数转换系统，要特别重视印刷电路板的布线尤其是地线和电源的去耦。所以在布PCB板时应该采取一定措施，对系统进行降噪和抗干扰设计41。本设计主要采取了以下几方面的措施1ADS8322芯片有两个接地端，一个是模拟地AGND，一个是数字地。在PCB设计上，将PCB分为模拟和数字区域，ADC器件跨区放置，其他的模拟和数字元器件分别在各自的分区内放置。模拟地和数字地仅通过电感或磁珠来连接。电感或磁珠相当于一个低通滤波器，直流电源可以通过，而高频噪声被滤除。本设计用一个10MH的电感分开数字地和模拟地，靠近ADC的引脚连接。2在去耦和降嗓设计上，模拟电源和模拟地、数字电源和数字地都应通过电容去耦，以减小电源输入噪声。ADS8322的电源去耦电容应尽量靠近ADC的电源端。电容采用10UF钽电容和O1UF磁片电容并联。其他每个集成电路芯片的电源和地引脚处都使用一O1UF电容去耦。3本设计使用双面的印制电路板，其中一面几乎全部用作地平面。特别考虑了电源线的走向及线宽，还认真地把模拟信号线同数字信号线做了分离。第三章硬件设计32数据采集与传输控制电路设计321FPGA内部工作原理数据采集与传输控制电路的开发工作主要集中在FPGA的开发上。FPGA负责在EZUSBFX2与ADC芯片之间的缓冲与控制。它一边与ADC接口，另一边与USB接口，产生数据采集、通道切换、AD转换、FIFO所需的全部控制信号。实现对传输数据的缓存、读，写控制、时钟、输出使能、端点的选择以及对ADC的控制等功能。在我们的数据采集系统中，FPGA内部被划分为三个主要模块FIFO、USB接口控制状态机、ADC接口控制状态机。使用模块形式使得程序简洁明了并且容易查错和修改。FPGA设计内部框图如图39所示，由FIFO、USB接口控制状态机、ADC接口控制状态机、三态门缓冲器、控制寄存器组几部分构成。图中由右向左的宽箭头表示数据流，FD150是与USB接口芯片连接的双向数据总线。由左向右的宽箭头表示传送来自PC机的控制信号。单线箭头表示输入输出及FPGA内部各个模块间的控制信号线。图39FPGA设计内部框图从数据流向看，数据在ADC接口控制状态机的协调下通过ADC接口送入FPGA的FIFO中，经过FIFO的缓冲后，在USB接口控制状态机的协调下，当USB接口控制状态机对三态门的输出为高时，三态门开启，数据通过三态门传输电子科技大学硕士学位论文到FPGA外的USB接口；当USB接口控制状态机对三态门的控制输出为低时，三态门呈现高阻态，FPGA的这几个引脚此时作为输入引脚。此种状态下，来自PC机的控制信号通过USB接口芯片CY7C68013从FD150送入FPGA中，在USB