基于硬件描述语言vhdl的电子钟设计

毕业设计设计题目基于硬件描述语言VHDL的电子钟设计姓名学院计算机科学与技术学院专业信息工程年级2004级学号指导教师2008年6月10日独创声明本人郑重声明所呈交的毕业论文设计，是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议。尽我所知，除文中已经注明引用的内容外，本论文（设计）不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。此声明的法律后果由本人承担。作者签名二年月日毕业论文（设计）使用授权声明本人完全了解鲁东大学关于收集、保存、使用毕业论文（设计）的规定。本人愿意G6365G10043学G7669要G8726G6564交论文（设计）的G2372G2059本和G11017G4388G10268，G2528意学G7669保存论文（设计）的G2372G2059本和G11017G4388G10268，或G18331用G5445G2372、G6980G4395G2282或其G4439G3809G2058G6175G8585保存论文（设计）G727G2528意学G7669在不以G14841G2045G1038G11458的的G2081G6564下，G5326立G11458G5417G7828G13046G994G19417G16284G7393G2165G13007G13491，G1856G5079论文（设计）的G18108G2010或全G18108内容，G1813G16780他人G1393法G2524G10714使用。（保G4506论文在解G4506后G17993G4444此规定）论文作者（签名）二年月日毕业设计选题报告姓名性别女学院计算机科学与技术学院年级2004级学号设计题目基于硬件描述语言VHDL的电子钟设计课题来源教学课题类别应用研究选做本课题的原因及条件分析数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且数字钟正逐渐向小型化、多功能化发展。电子设计自动化（EDA）技术发展越来越迅速，利用计算机辅助设计已成为发展趋势。VHDL语言具有强大的电路描述和建模能力，用VHDL开发的数字电路与开发平台以及硬件实现芯片无关，可移G7905性、可G18337用性G3921。VHDL语言能G3827G3324G13007G13491级、G15904为级、G4504G4396G3132G1268G17767级、G19388级G12573G2520G1022G4630G8437G4557数字电路G17839G15904描述，并可以G3324G993G2528G4630G8437G17839G15904G993G2528级别的G1235G11507，能G7509大G5483G1457G16789设计的正确性和设计G6363G7643的实现。QUARTUSG3G266设计G17731件G6564G1391G1114一G1022G4448G6984的、多平台的设计G10627G3671，G4439可以G17743G7143G9397G17287G10317G4462设计G20045目的G16213G8726。G6363G4560教G5084G5859G16277数字钟是一种G1868型的数字电路，G1866G1025G2265G6336G1114G13464G2524G17935G17765电路和时G5219电路。设计与G2058做数字钟G4613是为G1114G1114G16311数字钟的原G10714，G1186G13792学G1262G2058G1328数字钟G13792且G17902G17819数字钟的G2058G1328G17839一G8505的G1114G16311G2520种G3324G2058G1328G1025用G2052的G1025小G16280模G19610成电路的G1328用及实用G7053G8873。G17902G17819G4439可以G17839一G8505学G1076与G6496G6581G2520种G13464G2524G17935G17765电路与时G5219电路的原G10714与使用G7053G8873。选题G17751有实用G1227G1552，G2528G5859选题。G12626名年G7388G7097学院G8617G1006G16782G7003（设计）G20058G4560小G13464G5859G16277（G1856G12468）年G7388G7097毕业设计任务下达书院（G13007）计算机科学与技术学院G999G1006G1461G5699G5049G12255学号姓名现G4570G8617G1006设计G1231G2165G991G17810G1082发G13485G1332。G8617G1006设计G1231G2165G991G17810G1082G1881G4493G3926G991A1一、G8617G1006设计题目基于硬件描述语言VHDL的电子钟设计G1120、G1039G16213G1881G4493G4557G8504电子钟G13007G13491G17839G15904G2524G10714的功能分析G2530，确G4462G13007G13491功能模G3371。G13007G13491设计G18331用自G20042向G991的设计G7053G8873，用VHDLG17839G15904分模G3371设计，G4448成G13007G13491的功能。G989、具G1319G16213G8726本G8437设计是应用硬件描述语言VHDLG17839G15904G13546G12255，G1235G11507并硬件实现电子钟G13007G13491。利用开发平台QUARTUSG3G266，并G3324G3CPLDG990实现G16825G13007G13491。电子钟G13007G13491G2265G6336正G5132计时，G19405钟，G4462时G3132G12573模G3371。四、G1039G16213参考G7003献1林明权VHDL数字控G2058G13007G13491设计范例M北京电子G5049G1006出版社,20032雷伏G4493VHDL电路设计M北京清华大学出版社,20063陈荣,陈华VHDL芯片设计M北京机械G5049G1006出版社,20064杨恒,李爱国G12573FPGA/CPLD最新实用技术G6363南M北京清华大学出版社,2005五、G17839G12255安排阶段起止G7097期G1039G16213G1881G4493准备开题阶段2008118200833根据选题，搜G19610材料，学G1076相关G10714G16782知识设计实现阶段2008342008520G4448成G13007G13491G6984G1319设计及实现G1039模G3371功能说明G1082G4448成阶段20085212008610G2520G1022模G3371功能实现调试，撰写说明G1082答辩阶段20086142007615修改G4448善设计，准备答辩六、本G8617G1006设计G1231G2165G991G17810G1082于2008年1G738828G7097发出。G8617G1006设计应于2008年6G738810G7097前G4448成G2530交G6363G4560教G5084，由G6363G4560教G5084评阅G2530G6564交G8617G1006G16782G7003（设计）答辩委员G1262。七、G8617G1006设计G1231G2165G991G17810G1082一式两份，一份G13485学生，一份留学院G4396档。G6363G4560教G5084G3G12626发于200年G7388G7097分管院长G3G3G12626发于200年G7388G7097毕业设计开题报告姓名性别女学院计算机科学与技术学院年级2004级学号预计G4448成时间2008610设计题目基于硬件描述语言VHDL的电子钟设计课题来源教学课题类别应用研究G6363G4560教G5084G8617G1006设计实施G7053案第一阶段选题基于硬件描述语言VHDL的电子钟设计。第G1120阶段开题深入G1114G16311VHDL语言，G1114G16311复杂电子G13007G13491的设计G7053G8873，分析电子钟G13007G13491的功能；第G989阶段G4448成G13007G13491G2520G1022模G3371的设计，并G17839G15904改G17839，测试。第四阶段根据设计G1881G4493撰写设计说明G1082。第五阶段准备答辩。设计G1039G16213G1881G4493（G6564纲）1、G18331用自G20042向G991设计G7053G8873设计电子钟，G17839G15904电子钟的G20042G4630模G3371的设计和G1235G11507验G16789；2、G4570G13007G13491划分成若干G1022底G4630子模G3371，并G17839G15904G1235G11507验G16789；3、经EDA开发平台QUARTUSG3G266综G2524成G19388级电路，G17839G15904G19388级G1235G11507验G16789；4、G991载G2052CPLDG990，G4448成硬件实现。G6363G4560教G5084G5859G16277阅读G1114相关参考G7003献，G6496G6581VHDL的基本使用，确G4462G1114电子钟的功能，G18331用自G20042向G991的设计G7053G8873设计电子钟G13007G13491，选取QUARTUSG3G266G1328为开发平台，G2058G4462G1114G17751为可G15904的实施G7053案，G2528G5859开题。G12626名年G7388G7097学院G8617G1006G16782G7003（设计）G20058G4560小G13464G5859G16277（G1856G12468）年G7388G7097毕业设计结题报告姓名性别女学院计算机科学与技术学院年级2004级学号设计题目基于硬件描述语言VHDL的电子钟设计课题来源教学课题类别应用研究G6363G4560教G5084本课题G4448成情况介绍（G2265G6336研究G17819G12255、实验G17819G12255、结果分析、G4396G3324的问题及应用情况G12573。）第一阶段选题，基于自己硬件描述语言VHDL的G1114G16311和G4557硬件设计技术的兴趣，并结G2524自己的实际，我选择G1114这G1022设计题目。第G1120阶段开题，根据选题G1881G4493G17839G15904充分的学G1076和准备，做G3921前期的G5049G1328。第G989阶段电子钟的设计。根据前面设计结果和G6496G6581的技术G17839G15904G13007G13491的设计，这期间与老G5084多G8437交流，反复修改。最G2530G4448成G4462稿。本G7003G18337点G4557电子钟的G2520G1022功能模G3371G17839G15904分析设计G1235G11507，并且G17839G15904G1114硬件实现。当然一些模G3371的功能G17751为单一，有待于G7097G2530的G4448善。G6363G4560教G5084G5859G16277设计G18331用VHDL硬件描述语言设计G1114一G1022电子钟G13007G13491。G16825G13007G13491G3324开发G17731件QUARTUSG266G10627G3671G1025设计G4448成，G13485出G1114设计G16825数字G13007G13491的流G12255和G7053G8873，最G2530G17902G17819CPLD实现预G4462功能。基本G4448成G5049G1328量，G2528G5859结题。G12626名年G7388G7097学院G8617G1006G16782G7003（设计）G20058G4560小G13464G5859G16277（G1856G12468）年G7388G7097设计成绩毕业设计成绩评定表学院计算机科学与技术学院学号姓名设计总成绩设计题目基于硬件描述语言VHDL的电子钟设计G6363G4560教G5084评语设计G18331用自G20042向G991的G7053G8873，用硬件描述语言VHDLG4448成G1114一G1022简单电子钟G13007G13491的设计，实现G1114正G5132计时、计时G3132、G19405钟G989G1022功能。G13485出G1114设计G16825数字G13007G13491的流G12255和G7053G8873，最G2530G17902G17819CPLD实现预G4462功能。G17751G3921G4448成G1231G2165G1082G16280G4462的G5049G1328量。设计说明G1082撰写认G11507，结构G2524G10714，表G17810G17902顺，G12538G2524G16280范化G16213G8726，G2528G5859答辩。评G4462成绩G12626名年G7388G7097评阅G1166评语评G4462成绩G12626名年G7388G7097答辩小G13464评语答辩成绩G13464长G12626名年G7388G7097G88921、G16782G7003（设计）总成绩G6363G4560教G5084评G4462成绩（50）评阅G1166评G4462成绩（20）答辩成绩（30）2、G4570总成绩由G11346分G2058G17728G6454为五级G2058，G3647入本表相应G1313置。I目录1A2A012A4A3A5A6A7A8121VHDLA7A8222A10A9A11A12A13A14A15A16323QUARTUSA18A19A17A20A21324CPLDA23A743A24A22A25A26A27A13A14A15A28431A24A22A25A26A27A13A14A29A30432A26A27A13A14A15A28A31A32A33A34A35A36A3744A24A22A25A9A38A13A14541A9A38A13A14A39A40542A9A38A24A41A4265A44A43A45A24A41A46A13A14651A48A47A14A49A50A51A52A53A43A456511A39A54A55A56A13A14751260A58A57A14A49A59A13A14751324A58A57A14A49A59A13A14852A61A50A59A13A61A60A14A50A52A53A43A459521A61A50A59A55A56A13A14A62A41A33A36A37A429522A61A50A59A63A64A65A661053A68A25A43A45A13A1411531A68A25A55A56A46A13A14A62A41A33A36A37A4211532A63A64A65A661154A69A67A70A71A72A49A73A74A75A43A45A13A1412541A77/A39A76A78A55A56A13A1412542A80A50A76A78A55A56A13A141355A81A79A82A41A69A67A43A4514551BIN2LEDA55A56A13A1414552SCAN4A55A56A13A1415553SCAN2A55A56A13A14166A44A43A45A83A56A84A85A86A871761A48A47A14A49A43A45A46A83A56A84A85A86A871862A61A50A43A45A46A83A56A84A85A86A871963A68A25A43A45A83A56A84A85A86A87207A80A8620A89A88A90A91A9220IIA93A9421A95A96A92A97A39A43A45A98A7321大学毕业设计1基于硬件描述语言VHDL的电子钟设计摘要VHDLA99VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGEA100A101A102A103A104A105A106A107A108A109A110A111A112A113A114A115A116A117A106A118A119A120A121A122A123A124A105A125A126A127A128A108A109A110A111A112A113A129A130A131A132A127VHDLA108A109A110A133A134A135A136A137A138A139A140A141A142A143A144A145A146A147A144A145A148A149A150A151A152QUARTUSA153A154A155A156A136A137A157A158A159A160A161A162A163A138A136A137A147A164A165A144A145A166A167A168A169A170A171A159A172A173A174A175CPLDA176A177A178A179A180A181A146关键词A182A152A183A133A134A135A184VHDLA184QUARTUSA153A184A141A142A143A184CPLDDESIGNOFELECTRONICCLOCKBASEDONHARDWAREDESCRIPTIONLANGUAGEVHDLABSTRACTVHDLA185VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGEA186HASBECOMETHECOMMONHARDWAREDESCRIPTIONLANGUAGEINTODAYSELECTRONICENGINEERINGFIELDTHISARTICLEINTRODUCESBYUSINGVHDLHOWTODESIGNANELECTRONICCLOCKSYSTEM,WHICHISFINISHEDUNDERTHEQUARTUSA187ENVIRONMENTTHISARTICLEINTRODUCESTHEPROCESSANDMETHODOFTHEDIGITALSYSTEMDESIGNANDLEFTTHECPLDTOREALIZETHEPREDETERMINEDFUNCTIONKEYWORDSHARDWAREDESCRIPTIONLANGUAGEVHDLQUARTUSA187ELECTRONICCLOCKCPLD1引言G3G19555G11540电子技术的G20146速发展，G2520种电子设备及数字G13007G13491的复杂G5242、G19610成G5242越来越高，现G1207电子G1147G2709性能G17839一G8505G6564高，G1147G2709更新G6454G1207的G14422G3875越来越G5567，G16213G8726G1147G2709开发G2620期G11713、开发成本G1314、G1457G4506性和可修改及可G6205展性G3921，因G8504G4557G19610成电路的设计G7053G8873G993G7041G6564出G1114新的G16213G8726，因G8504EDA技术应G17828G13792生。G6164G16871EDA（ELECTRONICDESIGNAUTOMATION）技术，是G1393G17194目前功能已G2325分强大的计算机为G5049具，G1207G7379G1166G4448成数字G13007G13491设计、G17935G17765综G2524、G5079G4628G5079G13459和G1235G11507G5049G1328的技术。目前，EDA技术已经成为G6915G6757现G1207电子设计的G17902用平台，并逐G8505向G6915G6357G13007G13491级设计的G7053向发展。G2494有以硬件描述语言和G17935G17765综G2524为基G11796的自G20042向G991的设计G7053G8873G6177能G9397G17287G7097趋复杂的数字G13007G13491设计G16213G8726。硬件描述语言有G5468多种，本G7003应用具有强大的电路描述和建模能力的VHDL语言G17839G15904电子钟G13007G13491设计，为以G2530深入学G1076和应用电子G13007G13491现G1207设计G7053G8873G6183G3921基G11796，并具有G5049G12255实用性。2相关知识介绍本G7003G6164设计的电子钟G13007G13491是G17828G15904G3324QUARTUSG266G10627G3671G991的一G1022小型的数字G13007G13491。我G18331用G1114自G20042向G991的设计G7053G8873，应用功能强大的硬件描述语言VHDLG4448成G13007G13491的设计G1235G11507。G991面G4613本设计G6164用G2052的技术G1328一G991简单的介绍。G3大学毕业设计221VHDL介绍VHDL是VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE的G13565写，是G3324ADA语言的基G11796G990发展起来的硬件描述语言。VHDLG16818生于1983年，1987年12G7388，VHDLG15999G6521G13447为G7643准硬件描述语言，G2375IEEE1076G7643准。经G17819G993G7041更改和改善，1993年，VHDLG18337新修G16758并G3698G2164G1114一些功能，G2375IEEE107693G7643准。目前G3324电子G5049G12255G20058G3507，G1328为IEEE的G5049G1006G7643准硬件描述语言，VHDL已成为G1119实G990的G17902用硬件描述语言。电路设计的描述G4630G8437可分为G13007G13491级、算G8873级、G4504G4396G3132G1268G17767级、G19388级和G7242G1319管级，VHDL的建模范G3272可以G1186最G6289G16949的G13007G13491级一直G2052G19388级，G1186多G1022G4630G8437G4557电路G17839G15904模G6323G1235G11507。G4439G19512G1114具有硬件G10317G5461的语G2489G3818，G1866语言G5430式和描述G20130G7696以及G2489G8873和一G14336的计算机高级语言相当类G1296，然G13792G4439G2460有G2528G17731件语言G4448G1852G993G2528的性G17148。以G991是一G1022VHDL的实例LIBRARYIEEEIEEEG5223使用说明语G2489USEIEEESTD_LOGIC_1164ALLENTITYMUX21IS实G1319说明G18108分PORTA,BINSTD_LOGICSINSTD_LOGICYOUTSTD_LOGICENDENTITYMUX21ARCHITECTUREMUX21AOFMUX21IS结构G1319说明G18108分BEGINPROCESSA,B,SBEGINIFS0THENY22118399THENF1HZ1ELSEF1HZ0ENDIFENDIFENDPROCESSENDBEHAVEA1802A181A151A152A153A155A145A146A148A149ENTITYALARM_SETISPORTRST,HZ1INSTD_LOGICALARM,OKINSTD_LOGICSEC_TUNEINSTD_LOGICMIN_TUNEINSTD_LOGICHOUR_TUNEINSTD_LOGICSEC,MINOUTINTEGERRANGE0TO59HOUROUTINTEGERRANGE0TO23大学毕业设计22ENDALARM_SETARCHITECTUREBEHAVEOFALARM_SETISSIGNALSEC_TEMP,MIN_TEMPINTEGERRANGE0TO59SIGNALHOUR_TEMPINTEGERRANGE0TO23BEGINTUNINGPROCESSRST,HZ1,ALARM,OKBEGINIFRST1THENSEC_TEMP0MIN_TEMP0HOUR_TEMP0ELSIFRISING_EDGEHZ1THENIFALARM1ANDOK0THENIFSEC_TUNE1THENIFSEC_TEMP59THENSEC_TEMP0ELSESEC_TEMPSEC_TEMP1ENDIFENDIFIFMIN_TUNE1THENIFMIN_TEMP59THENMIN_TEMP0ELSEMIN_TEMPMI